加减法运算电路设计

西安建筑科技大学华清学院课程设计（论文）

课程名称：数字电子技术基础

题目：加减法运算电路设计

院（系）：

专业班级：

姓名：

学号：

指导教师：

2010 年12月26日

目录

一、设计内容及要求 (2)

二、加减法运算电路方案设计 (3)

三、加减法运算电路设计 (5)

四、Mulitism软件仿真实现加减法运算电路 (10)

五、心得与体会 (12)

加减法运算电路设计

1．设计内容及要求

1.设计一个一位十进制并行加减法运算电路

2.通过按键输入被减数和减数，并设置+、-号按键；

3.允许减数大于被减数，负号可采用数码管或其他显示器件。

2.方案设计

2.1电路原理方框图

→ →

图1-1二进制加减运算原理框图

如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。即: 若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16 并在七段译码显示器上显示16.

若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02. 2.2加减运算电路设计方案 2.2.1加减运算方案一

如图2-2-1所示：通过开关J1——J8接不同的高低电平来控制输入端所置

置数开关选择

运算方式

加法运算电路

减法运算电路

译码显示计算结果

显示所置入的两个一位十进制数

的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关J9上，另一输入端分别接开关J5——J8，通过开关J5——J8控制数B的输入。当开关J9接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关J9接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成J=A+B（反码）+1，实际上其计算的结果为J=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即J>9（1001）时加上6（0110），产生的进位信号送入译码器U15来显示结果的十位，U14显示结果的个位。当执行减法运算时两个一位十进制数相减不会大于10，U15则不显示,我们用一个共阴极显示器的低位与U15的低位相接，若产生小数减大数的情况，则在U16中显示“-”号。而大数减小数则不会出现这种情况，用一片芯片U14即可显示结果。

2.2.2加减运算方案二

由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。

通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。

在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。

图2-2-1 加减法运算电路图

2.2.3两种方案的比较

通过对两种方案的比较，为实现设计要求，首先在不计入数码管所需芯片的情况下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的几率大大增加，而且耗费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。

其次，方案二采用串行进位和借位的方式来实现四位逻辑加减运算，任意一位的逻辑运算必须在前一位的运算完成之后才能进行，相较而言运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。

综上所述，方案一较方案二更加优秀，不仅电路简单而且运算速度更快，经综合小组各设计方案，被选为小组共同方案。

3.电路设计

3.1.1减法电路的实现

如图3-1-1所示，该电路功能为计算A-B。若n位二进制原码为N原，则与它相对应的补码为N

=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补

补

-2n=A+B反+1-2n

因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反

码，并将进位输入端接逻辑1以实现加1，由此求得B 的补码。加法器相加的

图3-1-1 减法运算电路

结果为：A+B 反+1，由于2n =24=(10000)2,相加结果与相2n 减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n 的差为0；当进位输出信号为0时，它与2n 差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B 差的原码，借位信号为0。 3.1.2 译码显示

十进制

或功能 输入 输出 字

形 LE BL LT D 3D 2D 1D 0

a

b c d e

f

g 10 L H H H L H L L L L L L L L 熄灭 11 L H H H L H H L L L L L L L 熄灭 12 L H H H H L L L L L L L L L 熄灭 13 L H H H H L H L L L L L L L 熄灭 14 L H H H H H L L L L L L L L 熄灭 15 L H H H H H H L L L L L L L

熄灭

灯测试 × × L × × × × H H H H H H H 灭灯 × L

H × × × × L L L L L L

L

熄灭 锁存 H H H × × × ×

一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。七段LED译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED 显示器中显示出来．

图3-1-2 译码显示电路

3.1.3 加法电路的实现

用两片4位全加器74LS83和门电路由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系当大于9的时候要加六转换才能正常显示，所以设计的时候与如下的真值表：

0 0 0 0 0 0 0

0 0 0 0 1 0 1

0 0 0 1 0 0 2

0 0 0 1 1 0 3

0 0 1 0 0 0 4

0 0 1 0 1 0 5

0 0 1 1 0 0 6

0 0 1 1 1 0 7

由表我们可以算出Y 的表达式 由前16项有（1）

1323012301230123012301230123S S S S S S S S S S S S S S S S S S S S S S S S S S S S Y +=+++++=

(2)由后10项有

1O Y C ==

由（1）（2）有Y =C O +S 3S 2+S 3S 1

由于用与非门比较方便所以我们选用了与非门电路 有以下两种选择：

(1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =??

0 1 0 0 0 0 8 0 1 0 0 1 0 9 0 1 0 1 0 1 10

需要转换

0 1 0 1 1 1 11 0 1 1 0 0 1 12 0

1

1

0 1 1 13 0 1 1

1 0 1 14 0 1 1

1 1 1 15 1 0 0

0 0 0 16 1 0 0

0 1 0 17 1 0 0

0 1 1 18 1 0 0

1 0 0 19 无关项 1 0 0

1 0 1 20 1 0 0

1 1 0 21 1 0 0

1 1 1 2

2 1 0 1

0 0 0 23 1 0 1 0 0 1 24 1

1

1

25

(2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =??

但是第一种方式简单所以我们选用了第一种方式得到了如下的理论图:

图4.2.1 加法的实现电路图 4.电路的仿真实现 4.1.1 减法电路的实现

图4.1.1减法实现电路图

4.1.2 带符号减法实现图

4.3 元器件选择

4.3.1 加法电路器件

完成加法运算可用器件超前进位加法器74LS283或者4008来实现。如图3-1-3还需用到2输入与门74LS08，3输入或门。

4.3.2 减法电路器件

由于没有直接做减法运算的器件，所以用加上减数的补码来完成减法运算，仍要用到74LS283或者4008，如图3-1-1，只需在加法器前加上4个异或门（一片74LS86）即可。

电路图总共需要的元器件有：

超前进位加法器74LS283（或4008） 2个 2输入与门74LS08 2个 3输入或非门74LS27 1个 2输入异或门74LS86N 5个 反相器74LS04 N 1个 4输入DED-HEG-DIG 显示器 4个 共阴极七段显示器 1个

5.心得与体会

回顾此次课程设计，感慨颇多，从理论到实践，在整整五天的时间里，我学到了很多的知识，不仅巩固了以前所学的知识，还学到了很多书本上所没有的内容。通过这次设计我懂得了理论与实际结合是很重要的，从理论中得出结论，并

16 15 14 13 12 11 10 9

74LS283

1 2 3 4 5 6 7 8 V CC B 2 A 2 S 2 B 3 A 3 S 3 C 3 TTL 加法器74LS283引脚图

16 15 14 13 12 11 10 9

4008

1 2 3 4 5 6 7 8 V DD B 3C 3 S 3 S 2 S 1 S 0 C 0-1 CMOS 加法器4008引脚图

A 3

B 2 A 2 B 1 A 1 B 0 A 0 V SS S 1 B 1 A 1 S 0 B 0 A 0

C 0-1 GN

D 74LS86

=1 =1

=1

=1

运用到实践中，才能提高自己的独立动手能力和独立思考能力，这个过程是一个自我探索、自我学习的过程，我由此弥补了不足，提高了自己。

刚接到这个课题时，我感觉加减法运算电路会很容易，也许只需要用一个时序电路就可以完成。有了想法，我便开始付诸实际。我在网上搜了很多资料，翻阅了很多书籍，随着对此课题的深入了解，我发现这与我最初的想法南辕北辙。时序电路尽管在理论上可行，运用起来却有很多问题。比如，在计算加法时，无法保证数据全部输出。而在执行减法的时候，又会出现溢出的情况。最后我决定按照网上的模型，通过设置开关来控制数据的不同输入。再将这些输入分别接入74LS283N的引脚，并由它的输出端输出相加后的数据，再通过两个与门一个或门来判断数据是否溢出，并将它缺少的部分补全，由此得出正确的数据输出。

我们在此次课程设计的过程中，最初由于对器件的了解相对较少，因此一度毫无进展。最后我通过与其他同学的交流，并且自己实践，慢慢的摸索，终于掌握了相关器件的使用，最成功的便是我使用共阴极气短数码管显示器来控制符号的输出，并完成了课程设计。经过与田老师的交流，我们弥补了之前的不足，并完善了电路设计，最终得到了完美的结果。

此次课程设计让我得到了多方面的锻炼。一方面我对数字电子技术基础专业知识有了进一步的掌握，并熟悉了更多电子仪器的使用及电子电路的测试方法，了解常用电子器件的类型和特性，同时掌握如何合理选用电子器件的原则，应用知识更为得新应手，熟练自如。有了更多对模拟电子技术综合性训练的机会，也通过实用型模拟电子电路设计、安装、调试等各环节，培养了我运用课程中所学的理论与实践紧密结合，独立地解决实际问题的能力。另一方面对于动手能力的培养和敏捷思维方式的形成起到很大的作用。设计一个电路首先要有合理的原理，再有合理的原理图，对于大型的电路还要注意分层分块的完成然后系统连接。在以后的工作中对于我们的实践训练这是很重要的。再一方面电子电路的安装与调试技能培养了我的创新能力和对治学要严谨的态度。

没有辛苦的历程就无法感受甜美的收获。此次数字电子技术基础课程设计让我的身心也得到了改善，自身素质也有所提高。而且通过与组员们的合作，我们对此门课程有了更深的了解。我们此次的合作争吵与交流并存，但是我们都秉着正确的态度来看待此次的课程设计，不仅收获知识还收获快乐。这过程中我们受

到了老师的精心指导和帮助，您的思想指引着我们克服了诸多困难，在这里我代表全体组员衷心的感谢田老师！

参考文献：

[1]唐治德，数字电子技术基础，科学出版社，重庆，2010-6-12

[2]江捷，马志诚，数字电子技术基础，北京，北京工业大学出版社，2009-10-01

[3]余孟常，数字电子技术基础，高等教育出版社，2010-09-07

[4]唐竞欣，数字电子技术名师大课堂，科学出版社，北京，2006-05-01

[5]王义军，数字电子技术/电气工程及其自动化，中国电力出版社，2006-01

加减法运算电路设计

电子课程设 ——加减法运算电路设计￥ 学院：电信息工程学院; 专业：电气工程及其自动化 班级： 姓名： 学号： 指导老师：闫晓梅 2014年12月 19日

加减法运算电路设计 一、设计任务与要求 # 1.设计一个4位并行加减法运算电路，输入数为一位十进制数， 2.作减法运算时被减数要大于或等于减数。 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。 4.系统所用5V电源自行设计。 二、总体框图 1.电路原理方框图： % 图2-1二进制加减运算原理框图 2.分析： 如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010）， 如（1001） 2和（0111） 2 ，同时在两个七段译码显示器上显示出对应的十进制数 9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，

所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。 例如： 若选择加法运算方式，则（1001） 2+（0111） 2 =（10000） 2 十进制9+7=16， 并在七段译码显示器上显示16； 若选择减法运算方式，则（1001） 2-（0111） 2 =（00010） 2 十进制9-7=2， 并在七段译码显示器上显示02。 三、选择器件 ~ 1.器件种类： } ^ 表3-1 2.重要器件简介： （1）[ （2）. 4位二进制超前进位加法器74LS283：完成加法运算使用该器件。 1).74LS283 基本特性：供电电压：输出高电平电流：输出低电平电流： 8mA。 2).引脚图：

加减法的简便计算

第八课时：加减法的简便计算 教学内容： P40/例2（综合运用加碱计算的实践问题） 教学目标： 1、知识与技能：通过计算、观察和思考，使学生理解并掌握从一个数里连续减去几个数的简便运算方法，并能正确地进行计算。 2、数学思考：培养学生分析、综合和抽象的思维能力，合理、灵活地进行计算的能力。 3、解决问题：根据具体的算式中的数据特点，选择合适的简便计算方法。 4、情感与态度：通过教学，加强新旧知识之间的相互联系，在此基础上扩展学生的知识结构，从而培养学生乐于探索的良好品质。 教学重点：理解“连减两个数，等于减去这两个数的和”的减法运算性质。 教学难点：灵活运用几种算法进行简便运算。 教学关键：在观察、比较中了解减法的简便计算中数据的特点。 教学过程： 一、复习引入感知“凑整” 1、把上下两行中两数相加的和是整百、整千的用线连起来。 36 1597 263 317 37 283 164 403 2、出示三个算式。 72+39+28 72+（38+28）（72+28）+39 （1）观察、比较。你更喜欢计算哪个算式？为什么？ （2）说明：“凑整”能使计算更简便。这节课我们就利用这个思想来研究减法中 的一些简便计算。 二、观察主题图，思考问题的解决方法。 出示主题图。 二、新授 1.观察图（一）中的条件问题。 引导学生观察图（一）

小组合作讨论问题（一）的解决方法，比一比哪个小组的方法多？ 小组讨论。 （教材提示了两种算法。一种是把每三本书的价钱相加。采用这种方法，学生遇到的困难是，四本书取三本共有几种情况？这是一个组合问题，回答这个问题，如果直接从四本书中每次取三本，要做到不重不漏，思考难度较大。如果反过来思考，四本取三本，也就是从四本书中每次去掉一本，就很容易得出共有四种情况。这种反过来思考的间接思路，用于计算三本书总价，就是教材提示的第二种算法。） 全班交流。 教师根据学生的汇报整理板书。 2.观察图（二）的条件问题。 小组讨论。 汇报。 三、巩固应用优化算法 1、我会填。 513－76－24=513○（□＋□） 1048－161－39=1048－（□○□） 2、我能更快计算。 1184－68－42 5347一347一972 3576－133－67 1054－13－54 思考：注意观察数据特征，怎样简便怎样算。 3、试一试，我能行。 （1）2864－37一42一21 （2）3862一319一182一481一218 4、我来当小医生。 （1）276－76+24=276－（76+24）（） （2）25+5－25+5=0 （） （3）384－（84+29）=384－84+29 （） （4）78+19－22=78+22－19 （）

设计一个一位十进制加减法++数字电路课程设计报告

课程设计报告 课程：微机系统与接口课程设计学号： 姓名： 班级： 教师：

******大学 计算机科学与技术学院 设计名称：设计一个一位十进制加减法器 日期：2010年1月 23日 设计内容： 1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。 2、用一个开关控制加减法器的开关状态。 3、要求在数码显示管上显示结果。 设计目的与要求： 1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点； 2、培养勤奋认真、分析故障和解决问题的能力。 设计环境或器材、原理与说明： 环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法） 设计原理: 图1二进制加减运算原理框图 分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010）， 如（1001） 2和（0111） 2 ，同时在两个七段译码显示器上显示出对应的十进制数 9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，

所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。 设计过程（步骤）或程序代码： 实验电路： 1:减法电路的实现： （1）：原理：如图1所示（如下），该电路功能为计算A-B。若n位二进制 原码为N 原，则与它相对应的补码为N 补 =2n-N 原 ，补码与反码的关系式为N 补 =N 反 +1， A-B=A+B 补-2n=A+B 反 +1-2n (2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求 其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的结果为： A+B 反 +1， (3)：由于2n=24=(10000) 2 ,相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。

三位数加减法混合运算练习题

844+932-199= 801+60+398= 814+551+75= 481+21+505= 665+1000-729= 306+812+808= 28+911-263= 644+64+206= 537+385-310= 861+146+534= 558+321-502= 857+423+957=

459+86-473= 733+530+577= 139+312-323= 387+833-291=964+103-686= 921+231-936= 302+355-195= 968+825+676= 519+171-216= 160+248+612= 118+377+515= 865+868-449=

797-338+233= 716-316+191= 983-327+258= 825-332-156=548-430+247= 783+198-460= 898-584-219= 830-542+127= 979-605-189= 897-727+118= 750-253+189= 659-567+179=

577+169-545= 641+129-353= 940-456-139= 979-488-159=680-502+138= 637-631+259= 911-75+369 876-648+119 599-481+287 834-776+348 569-366+179 975-883+468

844+932-226 199+398+456 801+60-78 814+551-45075+505-320 481+21-420 665+549-133 729+80-233 306+812-56 228+911-379 263+206+352 644+64+123

四年级数学加减法的简便算法

教学目标： １．使学生理解并掌握加、减法的一些简便运算，并会在实际计算中应用． ２．通过学习加、减法的简便运算，逐步培养学生的简算能力及运用知识解决实际问题的能力． 教学重点：学会并掌握加、减法简便运算的方法． 教学难点：明确要加的数或要减的数是接近哪个整百、整十数；加上或减去整百、整十数，多加了或多减了多少． 教具和学具： 教具：口算卡片． 教学步骤： （一）铺垫孕伏 1．减法的意义是什么？ 2．根据1745+980=2725,直接写出下面的得数. 2725－1745=( ) 2725－980=( ) 3．口算下面各题． 574+200476－300247+20 352－200615+300113+60 （二）探求新知 １．导入：利用复习中的口算最后一道题113+60．

教师叙述:同学们会很快地计算出113+60的得数,因为60是一个整十数.那么,怎样很快计算出象113+5 9这样算式的得数呢?首先我们要研究加、减法的一些简便算法．(演示课件“加、减法的简便算法”,出示课题)下载 ２．教学例1．(演示课件“加、减法的简便算法”,出示例1)下载 育民小学图书室新买来130本图书．其中故事书46本,科技书34本,其余的是连环画．买来连环画多少本？ (1)让学生用两种方法自己解答． 130-46-34130-(46+34) =84-34=130-80 =50(本)=50(本) (2)学生讨论:两种算法结果怎样?哪一种算法比较简便? (3)教师提示: 从130里依次减去46和34,等于从130里减去46与34的和. 3．学例2．(演示课件“加、减法的简便算法”,出示例2)下载 计算295－128－72． (1)让学生观察题里的数目有什么特点? (2)让学生联系例1同桌进行讨论怎样计算比较简便,为什么? (3)教师强调:从295中依次减去128和72,等于从295中减去128与72的和.而这两个数的和恰好是整百数,所以,先算(128+72),再算295－200,计算起来比较简便. ４．完成55页“做一做”

加减法运算电路设计

电子课程设 ——加减法运算电路设计 学院：电信息工程学院 专业：电气工程及其自动化 班级： 姓名： 学号： 指导老师：闫晓梅 2014年12月19日

加减法运算电路设计 一、设计任务与要求 1.设计一个4位并行加减法运算电路，输入数为一位十进制数， 2.作减法运算时被减数要大于或等于减数。 3.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算 模式，运算完毕，所得结果亦用数码管显示。 4.系统所用5V电源自行设计。 二、总体框图 1.电路原理方框图： 图2-1二进制加减运算原理框图 2.分析： 如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010）， 如（1001） 2和（0111） 2 ，同时在两个七段译码显示器上显示出对应的十进制数 9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。

例如： 若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16，并在七段译码显示器上显示16； 若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2，并在七段译码显示器上显示02。 三、选择器件 1.器件种类： 表3-1 2.重要器件简介： （1） . 4位二进制超前进位加法器74LS283：完成加法运算使用该器件。 1).74LS283 基本特性：供电电压： 4.75V--5.25V 输出高电平电流： -0.4mA 输出低电平电流： 8mA 。 2).引脚图： 图3-1 引出端符号: A1–A4 运算输入端 B1–B4 运算输入端 C0 进位输入端 序号 元器件 个数 1 74LS283D 2个 2 74LS86N 5个 3 74LS27D 1个 4 74LS04N 9个 5 74LS08D 2个 6 七段数码显示器 4个 7 74LS147D 2个 8 开关 19个 9 LM7812 1个 10 电压源220V 1个 11 电容 2个 12 直流电压表 1个

分数的加减法及简便运算.

分数的加减法 一、同分母的分数加减法 知识点：在计算同分母的分数加减法中，分母不变，直接用分子相加减。 注意：在计算同分母的分数加减法中，得数如果不是最简分数，我们必须将得数约分，使它成为最简分数。 例题一 5654+=5 10564=+=2 注意：因为5 10 不是最简分数，所以得约分，10和5的最大公因数是5， 所以分子和分母同时除以5，最后得数是2. 例题二 104 1059105109= -=-5 2= 注意：因为10 4 不是最简分数，必须约分，因为4和10的最大公因数 是2，所以分子和分母同时除以2，最后的数是5 2 知识点回顾：如何将一个不是最简的分数化为最简？ （将一个非最简分数化为最简，我们就是将这个分数进行约分，一直约到分子和分母互质为止。所以要将一个分数进行约分，我们必须找到分子和分母的最大公因数，然后用分子和分母同时除以他们的最大公因数。） 专项练习一：同分母的分数加减法的专项练习 一、计算

715 - 215 712 - 112 1 - 916 911 - 711 38 + 38 16 + 16 314 +314 34 + 34 二、连线 19 + 4 9 2 7377+ 145 +1 5 1 8 987+ 47 + 67 137 115 11141+ 18 +78 29 11 9 3 92+ 2411 +511 5 9 2121+ 三、判断对错，并改正 （1）47 +37 = 714 （2）6 - 57 - 37 =577 -57 -3 7 =527 -3 7 =51 7 四、应用题 （1）一根铁丝长710 米，比另一根铁丝长3 10 米，了；另一根铁丝长多少米？ （2）3天修一条路，第一天修了全长的112 ，第二天修了全长的5 12 ，第三天修了全长的几分之几？

加减法运算电路设计

加减法运算电路设计 1．设计内容及要求 1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。 2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。 3.提出至少两种设计实现方案，并优选方案进行设计 2.结构设计与方案选择 2.1电路原理方框图 电路原理方框图如下 → → 图1-1二进制加减运算原理框图 如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。 即： 若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16 并在七段译码显示器上显示16. 若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 置数 开关选择运算方式 加法运算电路 减法运算 电路 译码显示计算结果 显示所置入的两个一位十进制数

并在七段译码显示器上显示02. 2.2加减运算电路方案设计 2.2.1加减运算方案一 如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U11即可显示结果。 2.2.2加减运算方案二 由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。 通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。 在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。

第一讲-加减法中的简便运算(二年级上)

第一讲加减法中的简便运算 一、加减法简便运算的注意点： 同级运算，括号外面是减号的，添上或去掉括号，括号里面的符号：加号要变成减号，减号要变成加号。 二、运算法则 加法（1）A+B=B+A; （2）(A+B)+C=A+(B+C). 减法（1）A-B-C=A-(B+C); （2）A-(B+C)=A-B-C. 三、例题 例1：运用加法中的凑整，计算：（1）98+37;(2)999+99+9. 解:（分析：（1）中的98接近于100,98+37可以看成100+37，多加了2，所以最后还要减去2； （2）中三个加数分别都接近整千，整百，整十数，我们可以把999+99+9看成1000+100+10，最后从它们的和中减去3，就可以得到答案.） (1)98+37 (2)999+99+9 =100+37-2 =1000+100+10-3 =137-2 =1110-3 =135 =1107 练一练：（1）68+103；（2）109+98+8. 例2：运用加法的交换律和结合律计算：345+27+655+373. 解：（分析：题目中的345与655、27与373分别能凑成整千、整百数，所以可以利用加法的交换律和结合律，先交换加数的位置，再凑整。） 345+27+655+373 =（345+655）+（27+373） = 1000+400 = 1400 练一练：计算329+67+233+271 例3：利用减法中的凑整计算：（1）375-98;(2)534-109. （分析:(1)中的98接近100，可以看成375-100，最后加上多减的2； (2)中109接近100，可以看成534-100，最后还好减去少减的9.) (1)375-98 (2)534-109 =375-100+2 =534-100-9 =275+2 =434-9 =277; =425. 练一练：(1)562-205;(2)624-96.

加减运算电路设计

本科生实验报告 课程名称：模拟电子技术实验A 实验名称：加减运算电路设计 学院： 专业班级： 学生姓名： 学号： 实验时间： 实验地点： 指导教师：

根据反相与同相加法运算电路的运算关系，输出电压与各个输人电压的运算的关系为 单运放加减运算电路的外电路阻值不易计算和调整，双运放电路不仅克服了，上述缺点，而且对运放本身共模抑制比的要求也较低，如图6-2-2所示。 根据反相求和电路输出与输入关系，可得 若取RF1=R4，则

实验内容及步骤： 设计一个能完成的运算电路。要求选用单运放加减电路实现，其输出失调电压 1.电路形式及集成运算放大器的选择 电路形式如图6-2-1所示，集成运算放大器采用μA741,其输人失调电流=100~300nA 2.元器件参数的计算 (1)反馈电阻Rp的计算。Rp的最大值由运放允许的输出失调电压 和输人失调电流决定，即 其中，的大小按手册给定值或实测;为设计要求之一，包括输人失调电压,所引起的，而。与各电阻有关，故。为未知，所以只能按式(6-2-5) 取RF的值。 若未提此项要求，则Rr可在低于1MΩ内选取。RF值不宜过大，因为RF值越大，误差电压和噪声及漂移也越大; RF值也不宜过小，因为RF是负载的一部分，若过小，运放容易过载。 题意取，则 取RF=30kΩ (2)R1、R2、R3、R4的确定。设反向端、同向端各自输人信号为零时的直流等效电阻 RN、RP的值相等，可按反相求和原则计算R1、R2、R3、R4的值。

根据题目要求，则 (3)电阻R5的确定。R5是使RN=RP的平衡电阻，故首先计算在不包括R5时的反相端，同相端各自输入信号为零时的直流等效电阻RA和RB，即 4.电路的安装与调试 (1)静态的测试检查。 1)按电路图6-2-1搭接好实验电路，并细心检查运放组件各管脚位置的连接，切忌正负电源极性接反和输出端短路，否则会损坏集成块，确认无误后方可接通直电源。 2)将输入端接地，用万用表直流电压挡的相应量程测量输出端;此时，如果万用表显示不为零，则需要调整调零电位器旋钮，使输出端电压为零，在调零过程中，万用表的量程应从2V开始逐步变小，直至在毫伏级的量程下，测量输出为零时，结果最精确。此后的测量应保持电位器滑动端位置不变。 (2)动态测试。 1)当静态检查正常以后，将直流电源切断，输人端与“地”断开。 2)先对各输入信号电压进行初测，使其不超过规定的数值，然后

简易加减法计算器

电子技术课程设计 题目：简易加减法计算器 一、设计课题：简易加减法计算器 二、设计任务和要求： 1、用于两位以下十进制数的加减运算。 2、以合适方式显示输入数据及计算结果。 三、原理电路设计 1、方案的比较 对于简单加减计算器可有三种不同的方案 ①用数/模转换，与模拟电路中的加减计算器进行简单的加减计 算。先用74LS147二-十进制优先编码器转化为二进制进行输A，然后数模转化模拟信号，进行加减计算后，转化为数字信号输 出。 此方案思路较明确，但经过二次数模相互转换，精确率较低； 具体输出时的负数效应，与单输入的二进制转化为十进制时电 路较复杂，无成块的集成电路，致使误差率较大。 ②可用数字电路中4位超前进位加法器74LS283与方案一输入相 同；后用三态输出CMOS门电路进行选择输入，进行加法运算

后输出，输出时，注意负数的问题与在输出中2进制与10进制关系的问题。还有寄存器的问题。 此方案思路明确，比较精确，此中的2进制与10进制问题需复杂门电路解决无现成集成元件，存在太多的散元件。减法运算需要反码进行运算，况且在其触发过程中需要考虑同步问题。 ③可运用数字电路中的单时钟同步十进制加/减计数器74LS190 进行加减计算。方案以上升沿进行输入，触发加减计算。本方案输入方式不同于一般输入方式，需要有所改进。但思路明了，不十分复杂，对于负数运算较复杂，可集成程度较高。 终上所述，最好是相互结合，以③为本。 2、单元电路设计

3、元件的选择

对于计数器来说需要选同时可以进行加减计数的计数器进行 加减，因此选用单时钟十进制加/减计数器74LS190. 其电路图及功能表如下： 中间由于1/0的输出不能够持久的进行保持，因此可用RS触 发器进行保持。对于加/减，等于触发需要74LS194进行触发 保持 4、整体电路（见附图） 5、工作原理 主要运用十进制加/减计数器74LS190加/减计数功能与74LS194的触发 功能。 六、设计总结 我们以为，在这学期的实验中，在收获知识的同时，还收获了阅历，收获了成熟，在此过程中，我们通过查找大量资料，请教别人，以及不懈的努力，不仅培养了独立思考、动手操作的能力，在各种其它能力上也都有了提高。更重要的是，在实验课上，我们学会了很多学习的方法。而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习、实践，再学习、再实践。而且，这对于我们的将来也有很大的帮助。以后，不管有多苦，我想我们都变苦为乐，找寻有趣的事情，发现其中珍贵的事情。就像中国提倡的艰苦奋斗一样，我们都可以在实验结束之后变的更加成熟，会面对需要面对的事情。 因为由于时间的紧缺和许多课业的繁忙，并没有做到最好，但是，最起码我们没有放弃，它是我们的骄傲！相信以后我们会以更加积极地态度对待我们的学习、对待我们的生活。我们的激情永远还会结束，

三年级下册加减法简便运算

三年级下册加减法简便运算 1、计算。 75＋26＋25 72＋67＋28 116＋625＋84 321＋52＋679 2、下面各题怎样简便就怎样算。 56＋58＋60＋62＋64 9＋99＋999＋9999 2250一73一27 14＋15＋17＋8 0＋83＋85 900一（99＋98＋97＋96 ）675一（11＋13＋15＋17＋19） 3、下面各题怎样算简便就怎样算。 683＋48＋152 438＋86－138

1645－（645＋290）873－（173－64） 674－（38＋74）457－（230－143） 728－46－22－54－67－78－33 7000－85－84－83－82－81－15－16－17－18－19 〖例题精讲〗 例1、乘法中的巧算： 1交换律结合律 （1）25×55×4（2）25×32×125×7 〖我真行1〗 （1）5×25×2×4（2）125×48×8（3）25×64×125 例2、乘法的分配律： （1）25×（40+4）（2）39×47+39×53 〖我真行2〗 （1）125×（80+8）（2）66×36+33×36+36 例3、巧用乘法的分配律： （1）39×101（2）22×99

〖我真行3〗 （1）44×1002（2）556×99 例4、乘除法中的巧算： （1）17÷8＋19÷8＋28÷8（2）77×5÷11（3）7500÷（100÷3） =（17＋19＋28）÷8=77÷11×5=7500÷100×3 （4）76×25（5）700÷25 =76×25×4÷4= （700×4）÷（25×4） 〖我真行4〗 （1）12÷25×100（2）31÷9＋33÷9＋35÷9 （3）48×125（4）3000÷125 〖方法归纳〗 学习利用乘法的交换律、结合律、分配律；除法的分配性质，同级运算“带号搬家”，去括号等进行简便计算。 〖我真棒〗 4600÷ （23÷3）84×29-18×84-84 11×37+99×7 方法归类：这种好方法也适用于个位数是5的两个相同的多位数相乘的计算。例5、除法巧算 130÷54200÷2534000÷

加减法运算电路的课程设计

加减法运算电路的设计 一、设计任务 设计参数 设计一个一位十进制并行加（减）法运算电路；通过按键输入被减数和减数，并设置+、-号按键；允许减数大于被减数，负号可采用数码管或其他显示器件，并利用LED灯显示计算结果。 设计要求 根据技术参数设计电原理图；计算并选择电路元件及参数；仿真调试电路。 二、设计方案 设计电路原理： 1、置入两个四位二进制数。例如（1011）2,（0011）2和（0111）2，（0110）2，同时在两个七段译码显示器上显示出对应的十进制数10，3和7，6 2、通过开关选择加（减）运算方式 3、若选择加运算方式所置数送入加法运算电路进行运算；若选择减运算方式，则所置数送入减法运算电路运算 4、前面所得结果通过另外两个七段译码器显示 即显示结果： 若选择加法运算方式，则（0011）2+（0110）2=（1010）2 十进制3+6=9 并在七段译码显示器上显示 9 若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3 并在七段译码显示器上显示 -3 设计电路运算方案： 通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U15和U16分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B 的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U13来显示结果的十位，U12显示结果的个位。由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U12即可显示结果。 三、电路设计 加法电路的实现 用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。 由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系,当大于9的时候要加六转换才能正常显示。

加减法运算器的设计与实现

计算机组成原理实验实验二加减法运算器的设计与实现 专业班级：计算机科学与技术 学号：0936008 姓名：冯帆 学号：0936036 姓名：张琪 实验地点：理工楼901

实验二加减法运算器的设计与实现 一、实验目的 1、掌握加减法运算器的原理图设计方法 2、掌握加减法运算器的V erilog HDL语言描述方法 3、理解超前进位算法的基本原理 4、掌握基于模块的多位加减运算器的层次化设计方法 5、掌握溢出检测方法和标志线的生成技术 6、掌握加减运算器的宏模块设计方法 二、实验内容 1、完成一个4位行波进位的加减法运算器，要求有溢出和进位标志（参阅P75-82 ，P86），并封装成模块。 2、修改上述加减运算器改为超前进位加法运算器，并封装成模块。（参阅P72-75） 3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个16位行波进位的加法运算器。//组内超前进位，组间行波进位 4、用宏模块的方法实现一个8位加减运算器。 三、实验仪器及设备： PC机+ QuartusⅡ9.0 + DE2-70 四、实验步骤 1、新建工程。 2、新建verilog文件。

3、分析寄存器程序代码并编译。 附代码如下： /*四位行波进位加减法器*/ `define WEISHU 4 module hbjw(a,b,cin,sub,cout,s,overflow); input [`WEISHU-1:0]a; input [`WEISHU-1:0]b; input cin; input sub; output cout; output [`WEISHU:0]s; output overflow; wire w_0; wire w_1; wire w_2; wire w_3; wire [`WEISHU:0]w; assign w=sub?(~b+1'b1):b; assign {w_0,s[0]}=a[0]+w[0]+cin;

一年级100以内加减混合运算练习600题-1年级加减法混合运算

创 作编号：BG7531400019813488897SX 创 作者： 别如克* 90－87＋27＝ 58＋12＋29＝ 34－28＋22＝ 47－29－10＝ 91－82＋86＝ 98－9＋3＝ 94－73－12＝ 84－54－26＝ 31＋16＋30＝ 95－82－3＝ 60－13＋45＝ 53＋15－20＝ 78－60＋61＝ 30＋2＋4＝ 63－34＋54＝ 59－42－14＝ 36＋35－6＝ 36＋4＋49＝ 43－22＋39＝ 83－35－12＝ 87－46＋36＝ 93－21＋5＝ 56＋8－18＝ 62－37＋45＝ 94－39＋36＝ 41＋21－36＝ 60－33－4＝ 67－29－19＝ 69－20－3＝ 60＋12＋14＝ 92－30＋10＝

47－37＋32＝63＋24－12＝96－9＋2＝54＋23＋22＝60＋9－25＝74＋7＋10＝69－37－6＝92－41＋46＝84－35－7＝37－10－2＝31＋60－7＝98－5＋7＝ 38＋26－10＝ 94－69＋18＝ 43＋42－5＝ 38＋14－9＝ 60＋9＋19＝ 84－27－4＝ 68－44－23＝ 55－5－0＝ 34＋25＋10＝ 74－23＋23＝ 34＋13＋38＝ 87－23＋32＝ 66＋2＋23＝ 68－39－19＝ 作编号：BG7531400019813488897SX 作者：别如克* 75＋19＋3＝ 30＋63－4＝ 45＋6＋6＝ 55－38＋20＝

55＋34－7＝98－80＋43＝71－14－8＝99－29－11＝38－17－7＝85－32－29＝59＋4－16＝93－35－27＝91－37＋21＝96－20＋11＝32＋44－11＝69＋4－24＝ 34－24＋4＝ 98－81－14＝ 80＋4－3＝ 59＋12＋1＝ 58＋3－14＝ 46－15＋33＝ 54＋22＋5＝ 34＋56－4＝ 94－71＋60＝ 52－23－2＝ 96－2＋1＝ 86－25－14＝ 67＋1＋11＝ 74－66－2＝ 30＋46－14＝ 66＋21－6＝ 42－24－1＝ 69＋3－2＝ 34－3＋30＝ 76－23＋27＝ 77－50＋48＝

加减运算电路的设计及分析

实验2《电子技术》课程设计任务书 设计工作计划 本设计时间为2天，具体安排如下： 熟悉课设目标，查阅相关资料，对相关理论进行剖析：天 设计电路图，计算相关参数，根据电路图进行仿真与测量：1天 撰写报告：天

1. 实验原理 通常在分析运算电路时均设集成运方位理想运放，因而其输入端的净输入电压和净输入电流均为0，即具有“虚短路”和“虚断路”两个特点，这是分析运算电路输出电压和输入电压关系的基本出发点。 从对比例运算电路的分析可知，输出电压与同相输入信号电压极性相同，与反相输入端电压极性相反，因而如果多个信号同时作用于两个输入端，那么必然可以实现加减运算电路。 第一级电路实现加减运算，第二级电路通过运用反响比例运算电路来放大第一级的输出信号。 图（a ） 根据虚断iN=iP=0 （1） 虚短UN=UP （2） iN=（U1-UN ）/R1+（U2-UN ）/R2-（Uo1/Rf1-UN ） （3） iP=（U3-UP ）/R3 （4） 根据式（1）（2）（3）（4）可知，当满足R1//R2//Rf=R3时 Uo1=Rf1（U3/R3-U2/R2-U1/R1） OPAMP_3T_VIRTUAL Rf1100kΩ 图（b ）这是一个电压串联负反馈电路 根据电路分析可得U02=-Uo1*Rf2/R5 将两级电路连到一起，可得

U1 OPAMP_3T_VIRTUAL U2 OPAMP_3T_VIRTUAL R1 50kΩ R2 50kΩ R3 40kΩ Rf1 100kΩ R5 40kΩ R6 20kΩ Rf2 40kΩ R4 40kΩ 代入各具体数值可得Uo2=（2Uo1+） 2.用软件的仿真结果 U1 OPAMP_3T_VIRTUAL U2 OPAMP_3T_VIRTUAL R1 50kΩ R2 50kΩ R3 20kΩ Rf1 100kΩ R5 40kΩ R6 20kΩ Rf2 40kΩ XSC1 A B C D G T XFG1 XFG2 XFG3 实验结论 当U1=，U2=，U3=时，Uo2=，与仿真实验结果一样。

加减法中的简便计算 练习题

第一讲 加减法中的简便运算 加法：（1） A ＋B=B ＋A （2） ( A ＋B )＋C=A ＋(B ＋C) 减法：（1） A －B －C=A －(B ＋C) （2） A －B ＋C=A －(B －C) 一、典型例题： 利用加减法中的凑整，计算： （1）98＋37 （2）999＋99＋9 提示： （1）98＋37 （2）999＋99＋9 =100＋37－2 =1000＋100＋10－3 =137－2 =1000＋100＋10－3 =135 =1110－3 =1107 利用减法中的凑整，计算： （1）375－98 （2）534－109 提示： （1）375－98 （2）534－109 =375－100＋2 =534－100－9 =275＋2 =434－9 =1277 =425 运用加减法的性质，计算： 500－82－18－83－17－86－14－85－15 例1 常用的简便运算方法 例2 例3

提示： 500－82－18－83－17－86－14－85－15 =500－[（82＋18）＋（83＋17）＋（86＋14）＋（85＋15）] =500－400 =100 二、精选习题： 1、计算： （1）68＋103 （2）109＋98＋8 提示： （1）68＋103 （2）109＋98＋8 =68＋100＋3 =100＋100＋10＋9－2－2 =171 =215 2、计算： （1）562－205 （2）624－96 提示： （1）562－205 （2）624－96 =562－200－5 =624－100＋4 =357 =528 3、计算： 1000－76－24－64－36－55－45 提示： 1000－76－24－64－36－55－45 =1000－[(76＋24)＋(64＋36)＋(55＋45)] =700 三、拓展提高： 1、计算： （1）89＋667＋233＋911

加减法运算电路的设计方法

加减法运算电路的设计方法 摘要：给出了任意比例系数的加减法运算电路，分析了比例系数与平衡电阻、反馈电阻的关系。目的是探索比例系数任意取值时加减法运算电路构成形式的变化。结论是在输入端电阻平衡时，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值在大于1、小于1或等于l情况下，加减法运算电路还可简化。所述方法的创新点是将运放输入端电阻的平衡条件转化为与输入信号比例系数的关系，从而可直观确定简化电路形式：扩大了加减法运算电路的应用范围。关键词：加减法运算电路；比例系数；平衡条件0 引言加减法运算电路以集成运算放大器为核心元件构成，多个输入信号分别作用于运放的同相输入端和反相输入端，实现对输入信号的加、减法运算，外部电阻决定输入信号的比例系数。加减法运算电路中运放的输入端有共模信号成分，为使共模输出为零，同时补偿运放输入平均偏置电流及其漂移影响，通常要求运放的输入端电阻平衡，即运放反相输入端、同相输入端所接的电阻相等。本文给出了任意比例系数的加减法运算电路，并指出在输入端电阻平衡时，根据输入信号比例系数的数值范围，加减法运算电路还可简化。1 任意比例系数的加减法运算电路所给出的任意比例系数的加减法运算电路。其中，u111、u112、…u11n 为n个减运算输入信号，u121、u122、…u12m为m个加运算输入信号，u0为输出信号，R11、R12、…R1n、R21、R22、…R2m为输入端电阻，RF为反馈电阻，Rp为平衡电阻，R’为附加电阻。运放输入端电阻的平衡条件为 式(5)反映了输入信号比例系数与附加电阻、平衡电阻、反馈电阻的关系，表明在满足电阻平衡的条件下，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值可以大于l、小于1或等于1，即输入信号的比例系数无限定。根据输入信号比例系数的数值范围，加减运算电路还可简化。2 比例系数加减结果特定取值时的电路简化方案2．1 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值大于1的加减运算电路当各输入信号的比例系数关系为 时，可令式(5)中电阻Rp→∞，即图1所示电路中去掉电阻Rp，由式(5)中实现大于1的平衡条件。2．2 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值小于1的加减运算电路当各输入信号的比例系数关系为时，可令式(5)中电阻R’→∞，即图1所示电路中去掉电阻R’，由式(5)中实现小于1的平衡条件。2．3 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值等于1的加减运算电路当各输入信号的比例系数关系为时，可令式(5)中电阻R’→∞，Rp→∞，即图1所示电路中去掉电阻R’及Rp。3 设计步骤及举例3．1 设计步骤 (1)由参与运算的各输入信号比例系数加、减的数值范围确定电路形式； (2)由运算关系及平衡条件确定外部各个电阻值。3．2 设计举例例1，试设计实现u0=2u121+3u122-u111运算关系的加减运算电路。将所要实现的运算关系式与式(4)对比，确定式(4)中各输入信号的比例系数为因，确定所设计电路的形式为图1中去掉电阻Rp，按三个输入信号重画。选取Rp=120kΩ，代入各输入信号的比例系数表达式中，解出 R21=60kΩ，R22=40kΩ，R11=120kΩ 由式(5)并考虑Rp→∞，有代入各输入信号的比例系数，有解出R’=40kΩ。例2，试设计实现u=2u121-3u111-u112运算关系的加减运算电路。将所要实现的运算关系式与式(4)对比，确定式(4)中各输入信号的比例系数为例3，试设计实现u0=2u121+u122-1．5u111-0．5u112运算关系的加减运算电路。将所要实现的运算关系式与式(4)对比，确定式(4)中各输入信号的比例系数为确定所设计电路的形式为图1中去掉电阻R’及Rp，按四个输入信号重画。选取RF=150kΩ，代入各输入信号的比例系数表达式中，解出 4 结语本文讨论了加减