集成逻辑门电路及应用与门非门与非门

集成逻辑门电路及应用(与门,非门,与非门) 集成逻辑门电路的种类繁多，有反相器、与门和与非门、或门和或非门、异或门等，以下简单介绍几种常用的门电路及应

用电路。

1．集成逻辑门电路:

（1）常用逻辑门电路图形符号

常用逻辑门电路图形符号见表1。

表1 常用逻辑门电路图形符号

（2）反相器与缓冲器

反相器是非门电路，74LS04是通用型六反相器，与该器件的逻辑功能且引脚排列兼容的器件有74HC04，CD4069等。74LS05也是六反相器，该器件的逻辑功能和引脚排列与74LS04相同，不同的是74LS05是集电极开路输出（0C门），在实际使用时，必须在输出端至电源正端接上拉电阻。

缓冲器的输出与输人信号同相位，它用于改变输人输出电平及提高电路的驱动能力，74LS07是集电极开路输出同相输出驱动器，该器件的输出高电压达30V，灌电流达40mA，与之兼容的器件有74HC07，74HCT07 等。

74LS04，CD4069引脚排列图如图1所示。

图1 74LS04，CD4069引脚排列图

（3）与门和门与非

与门和与非门种类繁多，常见的与门有2输入、3输入、4输入与门等；与非门有2输入、3输入、4输入、8输入等，常见的74LS系列（74HC系列）与门和与非门引脚排列图如图2所示。

图2 常见的74LS系列（74HC系列）与门和与非门引脚排列图

74LS08是四2输人与门，74LS00和CD4011是四2输入与非门，74LS20是双4输人与非门。

2．集成门电路的应用

（1）定时灯光提醒器

电路如图3所示，由六非门CD4069（仅用到其中两个非门，分别用IC－1和IC－2表示）和电阻、电容、电源等组成，此电路可以在1～25分钟内预定提醒时间，使用时，利用时间标尺预定时间，打开电源开关，定时器绿灯亮，表示开始计时，到了预定的时间，绿灯灭，红灯亮。

电路的工作原理：当开关在开的位置时，C上的电压由0V逐渐上升，上升的速度由R1，RP和C决定，第一个反相器的输人端的电位由电容C上的电压决定，在C上的电压比较低时，对第一个非门IC－1的输人来说为低电平，IC-1的输出为高电平，绿灯亮，第二个非门IC－2的输出为低电平，红灯开不亮。当C上的电压逐渐上升到高电平时，IC-1的输出为低电平，绿灯灭，IC－2的输出为高电平，红灯亮。使用时，提醒时间的长短是通过调整电位器RP的阻值设置的，RP 越大，C上的电压上升的速度越慢，等待的时间越长，理论上提醒时间为0.69（R1＋RP）C，由于

图3 定时灯光提醒器电路

采用普通大容量的电解电容，误奉较大，根据实践经验，当RP＝20kΩ时，等待的时间约为1分钟，当RP＝1MΩ时，等待的时间约为40分钟。

（2）定时声音提醒器

由四2输入与非门CD4011构成定时声音提醒器，电路如图4所示。CD4011的4个与非门分别用IC1－1，ICl －2，IC1－3，IC-4表示，其中，IC1－1，R1，C1，RP组成定时器电路，IC1-2，lCl-3，R2，C2组成音频振荡器，IC14起隔离缓冲、反相作用，SA1为电源开关，SA2为定时开关。

图4 CD4011构成定时声音提醒器电路

当按下电源开关SA1时，因IC1－1输入端接低电平，IC1－1的输出为高电平，IG1－2的控制端接高电平，使IC1－2，IC1－3，R2，C2组成音频振荡器工作，扬声器发声。

当按下定时开关SA2后，电容C1，被迅速充电，当松开SA2后，电容Cl又经R1，RP缓慢放电。此时IC1-1 输入端接高电平，lCl－1的输出为低电平，IC1-2的控制端接低电平，使IC1-2，IC1-3，R2，C2组成音频振荡器停振，扬声器不发生，定时开始。随着电容C1的逐渐放电，ICl－l的输人电压逐渐下降，当电压下降到电源电压一半以下时，IC1－1输人端接低电平，IC1－1的输出为高电平，从而IC1-2的控制端接高电平，使IC1-2，IC1－3，R2，C2组成的音频振荡器工作，扬声器发声，以提醒主人定时时间已到。调整RP ，可改变定时时间。

（3）双音门铃电路

由六非门CD4069和四2输人与非门CD401 1构成双音门铃电路，如图5所示。IC1为六非门CD4069，电路中使用了其中3个非门，分别用IC1-1，IC1-2，IC1-3表示。IC2为四2输人与非门CD4011，分别用IC2-1，IC2-2，IC2-3，IC2-4表示。

电路的工作原理：220V交流电经变压器变压，经VD1～VD2桥式整流、C2滤波，得到直流电压提供给控制电路。电路中IC2－l，IC2－2，R2，C2组成音频振荡器，IC2－3，IC2-4，R3，C4组成另一个音频振荡器，这两个音频振荡器是否工作是由lCl－1，IC1－2和R1，C1组成的低频振荡器控制的。低频振荡器的输出是矩形波，当输出为高电平时，与非门lC2－3的控制端为高电平，由IC2-3，IC2-4，R3，C4组成的音频振荡器起振，音频信号经VD6加到VT1管基极，经放大后推动扬声器BL发声，此时，由于非门IC1－3的输人端为高电平，输出为低电平，与非门IC2－1的控制端即为低电平，导致lC2－1，IC2－2，R2，C3组成的音频振荡器停振。当低频振荡器的输出是低电平时，与非门IC2－3的控制端为低电平，由IC2－3，IC2－4，R3 ，C4组成的音频振荡器停振，而与非

图5 双音门铃电路

门IC2-1的控制端为高电平，导致IC2－1，IC2－2，R2，C3组成的音频振荡器起振。因此，由IC1-1，IC1 －2

和R1，C1组成的低频振荡器周期性地控制着两个音频振荡器的起振和停振，扬声器交替地发出两个音频信号的输出信号。

如果将两个音频振荡器的振荡频率设计成一高一低，扬声器可发出“嘀－嘟－嘀－嘟”的声音。

与非门

教学要求： 熟练掌握最简单的与、或、非门电路；掌握TTL 门电路、CMOS 门电路特点和逻辑功能（输入输出关系）；掌握TTL 门电路、CMOS 门电路的电气特性；理解TTL 门电路、CMOS 门电路在应用上的区别。了解特殊的门电路，如OC 门，三态门，CMOS 传输门。 教学重点： TTL 门电路的外部特性，逻辑功能、电气特性。CMOS 门电路的外部特性，逻辑功能、电气特性。 2. 1 概述 门电路——用以实现各种基本逻辑关系的电子电路 正逻辑——用1 表示高电平、用0 表示低电平 负逻辑——用0 表示高电平、用1 表示低电子的情况。 2.2 分立元件门电路 2.2.1 二极管的开关特性 图2.2.1二极管静态开关电路及其等效电路 (a)电路图(b) 输入高电平时的等效电路(c)输入低电平时的等效电路

二、动态开关特性在高速开关电路中，需要了解二极管导通与截止间的快速转换过程。 图２.２.２二极管动态开关特性 (a)电路图(b)输入脉冲电压波形(c)实际电流波形 当输入电压U I 由正值U F 跃变为负值U R 的瞬间，V D 并不能立刻截止，而是在外加反向电压UR 作用下，产生了很大的反向电流I R ，这时i D ＝I R ≈- U R ／R ，经一段时间 t rr后二极管V D 才进人截止状态，如图3. 2. 3 (c) 所示。通常将t rr称作反向恢 复时间。产生t rr 的主要原因是由于二极管在正向导通时，P 区的多数载流子空穴大 量流入N 区，N 区的多数载流子电子大量流入P 区，在P 区和N 区中分别存储了 大量的电子和空穴，统称为存储电荷。当U I 由U F跃变为负值U R 时，上述存储 电荷不会立刻消失，在反向电压的作用下形成了较大的反向电流I R ，随着存储电荷 的不断消散，反向电流也随之减少，最终二极管V D 转为截止。当二极管V D 由截 止转为导通时，在P 区和N 区中积累电荷所需的时间远比t rr 小得多，故可以忽略。 2. 2. 2 三极管的开关特性 一、静态开关特性及开关等效电路

电路四输入与非门设计

课程设计任务书 学生姓名：专业班级：电子1003班 指导教师：封小钰工作单位：信息工程学院 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日

摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)

全加器逻辑电路图

全加器逻辑电路图 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。 一位全加器：全加器是能够计算低位进位的二进制加法电路 一位全加器(FA)的逻辑表达式为： S＝A⊕B⊕Cin Co＝AB＋BCin＋ACin 其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出； 如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法， 超前进位加法前查阅相关资料； 如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3

控制）,然后再将X,Y和进位数通过全加器进行全加，就是ALU的逻辑结构结构。 即X＝f（A，B) Y＝f（A，B） 不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。 半加器、全加器、数据选择器及数据分配器 一、实验目的 1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。 2.学习半加器、全加器、数据选择器的使用。 3.用与非门、非门设计半加器、全加器。 4.掌握数据选择器、数据分配器扩展方法。 二、实验原理 1.半加器和全加器 根据组合电路设计方法,列出半加器的真值表,见表7。逻辑表达式为： S =AB + AB= A⊕B

C = AB 半加器的逻辑电路图如图17所示。 用两个半加器可组成全加器,原理图如图18所示。 在实验过程中,我们可以选异或门74LS86及与门74LS08来实现半加器的逻辑功能；也可用全与非门如74LS00、反相器74LS04组成半加器。这里全加器不用门电路构成,而选用集成的双全加器 74LS183。其管脚排列和逻辑功能表分别见图19和表4.9所示 （a）用异或门组成的半加器（b）用与非门组成的半加器 图17 半加器逻辑电路图

输入与非门电路版图设计

成绩评定表

课程设计任务书

目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：电路原理图网表 (9) 附录二：版图网表 (10)

1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。

第3章--组合逻辑电路习题答案

第3章 组合逻辑电路 3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。 (b) (c) (a)A B C D L =1 =1 =1 C 2 L 1L 2L 3 图3.59 题3.1图 解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕= 图c ：B A B A L B A A B B A B A L B A B A L =+=+=+++==+=321 由逻辑函数表达式列写真值表： A B C D L 0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0 由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A

D C B A W X Y Z 输入 输出 图3.61 题3.3图 解： BA C A C D B C A C D W +++= A C A C D CBA A C D A B B D X +++=B D A C D CB D B C D Y ++=B C D A B D DBA CA CB D Z +++= D C B A W X Y Z 输入输出 B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()(

设计一 四位与非门的电路设计

四位与非门的电路设计 一、课程设计的目的 1、学会使用电路设计与仿真软件工具Hspice ，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice 内部元件库。通过该实验，掌握Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。 2、本次课程设计是用Hspice 软件来实现对四位与非门电路的设计与仿真，熟悉用MOS 器件来设计四位逻辑输入与非门电路，了解用MOS 器件设计与TTL 与非门的优缺点。 二、课程设计的内容和要求 1、内容：用仿真软件HSPICE ，用网表文件来描述模拟电路； 2、要求：用MOS 器件来设计四位逻辑输入与非门电路。 三、设计的原理 1、四输入与非门符号图及原理 A OUTPUT NAND4 1 2 3 45 D C B 真值表如下所示

A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。设计电路图如下图所示：

集成逻辑门电路及应用与门非门与非门

集成逻辑门电路及应用(与门,非门,与非门) 集成逻辑门电路的种类繁多，有反相器、与门和与非门、或门和或非门、异或门等，以下简单介绍几种常用的门电路及应 用电路。 1．集成逻辑门电路: （1）常用逻辑门电路图形符号 常用逻辑门电路图形符号见表1。 表1 常用逻辑门电路图形符号 （2）反相器与缓冲器 反相器是非门电路，74LS04是通用型六反相器，与该器件的逻辑功能且引脚排列兼容的器件有74HC04，CD4069等。74LS05也是六反相器，该器件的逻辑功能和引脚排列与74LS04相同，不同的是74LS05是集电极开路输出（0C门），在实际使用时，必须在输出端至电源正端接上拉电阻。 缓冲器的输出与输人信号同相位，它用于改变输人输出电平及提高电路的驱动能力，74LS07是集电极开路输出同相输出驱动器，该器件的输出高电压达30V，灌电流达40mA，与之兼容的器件有74HC07，74HCT07 等。 74LS04，CD4069引脚排列图如图1所示。

图1 74LS04，CD4069引脚排列图 （3）与门和门与非 与门和与非门种类繁多，常见的与门有2输入、3输入、4输入与门等；与非门有2输入、3输入、4输入、8输入等，常见的74LS系列（74HC系列）与门和与非门引脚排列图如图2所示。 图2 常见的74LS系列（74HC系列）与门和与非门引脚排列图 74LS08是四2输人与门，74LS00和CD4011是四2输入与非门，74LS20是双4输人与非门。 2．集成门电路的应用 （1）定时灯光提醒器 电路如图3所示，由六非门CD4069（仅用到其中两个非门，分别用IC－1和IC－2表示）和电阻、电容、电源等组成，此电路可以在1～25分钟内预定提醒时间，使用时，利用时间标尺预定时间，打开电源开关，定时器绿灯亮，表示开始计时，到了预定的时间，绿灯灭，红灯亮。

最新与门电路和与非门电路原理培训资料

什么是与门电路及与非门电路原理？ 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如．一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。

图15-17甲是我们实验用的与用的与门，它有两个输入端Ａ、Ｂ和一个输出端。图15-17乙是它连人电路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输出端电位的高低。

输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输出瑞的电位是高电位，二极管发光。 可见，与门只在输入端A与输入端Ｂ都是高电位时，输出端才是高电位；输入端Ａ、Ｂ只要有一个是低电位，或者两个都是低电位时，输出端也是低电位。输人端空着时，输出端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端Ａ、Ｂ同低电位间的开关同时断开，Ａ与Ｂ才同时是高电位，输出端也因而是高电位，用电器开始工作。

Lab 2 二与非门电路原理图设计

Lab 2 二与非门电路原理图设计 1.实验目的 1.1了解Schematic设计环境 1.2掌握二与非门电路原理图输入方法 1.3掌握逻辑符号创建方法 2.实验原理 2.1Schematic设计环境 启动Schematic Editor后，在命令解释窗口CIW中，打开任意库与单元中的Schematic视图，浏览Schematic Editing窗口如图2.1所示，顶部为菜单栏（Menu），左侧为图标栏（Icon Bar），具体介绍如下： 图2.1 Schematic Editing窗口 菜单栏 菜单栏中可选菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。其中常用菜单有： Tool菜单提供设计工具以及辅助命令。比如，lab4、lab5所使用的仿真工具ADE，就在Tool下拉菜单中。 Window菜单中的各选项有调整窗口的辅助功能。比如，Zoom选项对窗口放大（Zoom in）与缩小（Zoom out），fit选项将窗口调整为居中，redraw选项为刷新。 Edit菜单实现具体的编辑功能，主要有取消操作（Undo）、重复操作（Redo）、拉伸（Stretch）、拷贝（copy）、移动（Move）、删除（Delete）、旋转（Rotate）、属性（Properties）、选择（Select）、查找（Search）等子菜单，在以下实验中将大量应用。 Add菜单用于添加编辑所需要的各种素材，比如元件（Instance）或输入输出端点（pin）等。 图标栏 图标栏内的所有命令都可以在菜单栏实现，图标栏提供使用频率较高的一些

用门电路设计一位的全加器

实验二组合逻辑设计 一、实验目的 1、掌握组合电路设计的具体步骤和方法； 2、巩固门电路的运用和电路搭建能力； 3、掌握功能表的建立与运用； 4、为体验MSI（中规模集成电路）打基础。 二、实验使用的器件和设备 四2输入异或门74LS86 1片 四2输入正与非门74LS00 1片 TDS-4数字系统综合实验平台1台 三、实验内容 1．测试四2输入异或门74LS86 一个异或门的输入和输出之间的逻辑关系。 2．测试四2输人与非门74LS00一个与非门的输入和输出之间的逻辑关系。 3．等价变换Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 4．画出变换后的原理图和接线图。 四、实验过程 1、选择实验题目，分析逻辑功能 用门电路设计一位的全加器 一位全加器：在进行两个数的加法运算时不仅要考虑被加数和加数而且要考虑前一位(低位)向本位的进位的一种逻辑器件。 2、根据逻辑功能写出真值表； 3、根据真值表写出逻辑函数表达式； Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 4、利用卡诺图法或布尔代数法对逻辑函数表达式进 行化简； 不需化简 Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 5、将化简的逻辑表达式等价变换，统计出实验所需芯片；

Si=Ai○十Bi○十Ci-1 所需芯片： 四2输入异或门74LS86 1片 四2输入正与非门74LS00 1片 6、根据各芯片的引脚图，测试所有需用芯片的功能，画出各芯片的功能表； VCC VCC 74LS86接线图 74LS00接线图 74LS 86芯片测试结果74LS00 芯片测试结果

(Multisim数电仿真)与非门逻辑功能测试及组成其它门电路

实验3.2 与非门逻辑功能测试及组成其它门电路 一、实验目的： 1.熟悉THD-1型(或Dais-2B型)数电实验箱的使用方法。 2. 了解基本门电路逻辑功能测试方法。 3．学会用与非门组成其它逻辑门的方法。 二、实验准备： 1. 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门、OC门、TS门等等。但其中与非门用途最广，用与非门可以组成其它许多逻辑门。 要实现其它逻辑门的功能，只要将该门的逻辑函数表达式化成与非-与非表达式，然后用多个与非门连接起来就可以达到目的。例如，要实现或门Y=A+B， A ，可用三个与非门连根据摩根定律，或门的逻辑函数表达式可以写成：Y=B 接实现。 集成逻辑门还可以组成许多应用电路，比如利用与非门组成时钟脉冲源电路就是其中一例，它电路简单、频率范围宽、频率稳定。 2. 集成电路与非门简介： 74LS00是“TTL系列”中的与非门，CD4011是“CMOS系列”中的与非门。它们都是四-2输入与非门电路，即在一块集成电路内含有四个独立的与非门。每个与非门有2个输入端。74LS00芯片逻辑框图、符号及引脚排列如图

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出才是低电平(即有“0”得“1”，全 “1”得“0”）。其逻辑函数表达式为：B =。 Y? A TTL电路对电源电压要求比较严，电源电压Vcc只允许在+5V±10%的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中，成为组合两种沟道MOS管性能的更优良的集成电路。CMOS电路的主要优点是： (1). 功耗低，其静态工作电流在10-9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。 (2).高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3). 接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4).电源电压范围广，可在+5V~+18V范围内正常运行。 3．集成电路芯片简介： 数字电路实验中所用到的集成电路芯片都是双列直插式的，其引脚排列规则如图3.2.3所示。识别方法是：正对集成电路型号(如74LS00)或看标记(左边的缺口或小圆点标记)，从左下角开始按逆时针方向数1、2、3...依次数到最后一脚(在左上角)。在标准型TTL集成电路中，电源端Vcc一般排在左上角，接地端GND 一般排在右下角。如74LS00为14脚芯片，14脚为Vcc，7脚为GND。若芯片 集成电路使用注意事项：

与门电路和与非门电路原理

什么就是与门电路及与非门电路原理？ 什么就是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至 成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最 多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么就是门电路 “门”顾名思义起开关作用。任何“门”的开放都就是有条件的。例如.一名学生去买书包,只买既好瞧 又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。 门电路就是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。 图15-17甲就是我们实验用的与用的与门,它有两个输入端Ａ、Ｂ与一个输出端。图15-17乙就是它连人 电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是 低电位,二极管不发光。

实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管就是否发光,判定输出端电位的高低。 输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。 可见,与门只在输入端A与输入端Ｂ都就是高电位时,输出端才就是高电位;输入端Ａ、Ｂ只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。输人端空着时,输出端就是高电位。 与门的应用

图15-19就是应用与门的基本电路,只有两个输入端Ａ、Ｂ同低电位间的开关同时断开,Ａ与Ｂ才同时就 是高电位,输出端也因而就是高电位,用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机, 当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。 与非门,与非门就是什么意思 DTL与非门电路: 常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离, 并提高带负载能力。

CMOS与非门集成电路设计

CMOS与非门集成电路设计 目录 一、实践目的 (1) 二、实践要求 (1) 三、实验内容 (1) （一）与非门 (1) （二）Tanner Pro EDA工具简介 (1) （三）使用S-Edit设计电路原理图 (3) （四）T-Spice模拟分析 (7) （五）L-Edit版图设计 (12) （六）LVS比较 (20) 四、与非门工作曲线分析 (23) （一）直流分析 (23) （二）负载电容瞬态分析 (26) 五、实践总结 (30)

一、实践目的 根据半导体集成电路和VLSI课程所学知识，以及数字电路等课程的知识，使用集成电路工艺完成CMOS与非门单元电路的设计。希望通过此单元电路的全面学习来完全掌握数字集成电路的设计流程，熟练掌握Tanner Pro EDA工具软件的使用。 二、实践要求 所完成的电路设计包括逻辑表达式，真值表，电路原理图及仿真曲线图，版图，LVS报告，后仿真曲线及分析。负载要求可驱动1pF电容，在测试中分别加载1fF,100fF,500fF,0.5pF,1pF,2pF电容，进行延时以及曲线slop等比较。 三、实验内容 （一）与非门 与非门是与门和非门的结合，先进行与运算，再进行非运算。其电路符号、逻辑表达式和真值表如图3.1.1所示。 图3.1.1、与非门 （二）Tanner Pro EDA工具简介 Tanner Pro是一套集成电路设计软件，包括S-EDIT，T-SPICE，W-EDIT，

L-EDIT，与LVS。他们的主要功能分别如下： ↗S-Edit：编辑电路原理图 ↗T-Spice：电路分析与仿真模拟 ↗W-Edit：显示T-Spice模拟波形结果 ↗L-Edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化 ↗LVS：电路图与布局结果对比 Tanner Pro的设计流程可用图3.2.1表示。将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，返回S-Edit检查电路图，如果T-Spice 模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC 功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit 或S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的掩膜版。 图3.2.1、Tanner设计流程

与门电路和与非门电路原理

什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如．一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。 图15-17甲是我们实验用的与用的与门，它有两个输入端Ａ、Ｂ和一个输出端。图15-17乙是它连人电路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输出端电位的高低。 输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输出瑞的电位是高电位，二极管发光。 可见，与门只在输入端A与输入端Ｂ都是高电位时，输出端才是高电位；输入端Ａ、Ｂ只要有一个是低电位，或者两个都是低电位时，输出端也是低电位。输人端空着时，输出端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端Ａ、Ｂ同低电位间的开关同时断开，Ａ与Ｂ才同时是高电位，输出端也因而是高电位，用电器开始工作。 实验

与非门版图设计

目录 1绪论 (2) 1.1 设计背景 (2) 1.2设计目标 (2) 2与门电路设计 (3) 2.1电路原理 (3) 2.2电路结构 (3) 2.3与门电路仿真波形 (4) 2.4与门电路的版图绘制及DRC验证 (5) 2.5与门电路版图仿真 (6) 2.6 LVS检查匹配 (6) 总结 (8) 参考文献 (9) 附录一版图网表： (10) 附录二电路图网表 (12)

1绪论 1.1 设计背景 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用MOS场效应管实现二输入与门电路。 2.用tanner软件中的原理图编辑器S-Edit编辑反相器电路原理图。 3.用tanner软件中的W-Edit对反相器电路进行仿真，并观察波形。 4.用tanner软件中的L-Edit绘制反相器版图，并进行DRC验证。 5.用W-Edit对反相器的版图电路进行仿真并观察波形。 6.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的 匹配程度。

实验二 TTL与非门电路参数测试

实验二 TTL 与非门电路参数测试 一、实验目的 ·掌握TTL 与非门主要参数的测试方法。 ·掌握TTL 与非门电压传输特性的测试方法。 ·熟悉集成元器件管脚排列特点。 二、实验原理 TTL 集成与非门是数字电路中广泛使用的一种基本逻辑门，使用时必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。 本实验采用TTL 集成元器件74LS00与非门进行测试。它是一个2输人端4与非门，形状为双列直插式，逻辑表达式为F ＝A ·B ，其逻辑符号及外引线排列图如图 1—1(a)(b)(c)(d)所示。

1．TTL与非门主要参数 (1)输出高电平V OH和输出低电平V OL V OH是指与非门一个以上的输入端接低电平或接地时，输出电压的大小。此时门电路处于截止状态。如输出空载，V OH必须大于标准高电平(V SH＝2.4V)，一般在3.6V左右。当输出端接有拉电流负载时，V OH将降低。 V OL是指与非门的所有输人端均接高电平时，输出电压的大小。此时门电路处于导通状态。如输出空载，V OL必须低于标准低电平(V SL＝0.4V)，约为0.1V左右。接有灌电流负载时，V OL将上升。 (2)低电平输入电流I IL I IL是指当一个输入端接地，而其他输入端悬空时，输入端流向接地端的电流，又称为输入短路电流。I IL的大小关系到前一级门电路能带动负载的个数。 (3)高电平输入电流I IH I IH是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称为交叉漏电流。它主要作为前级门输出为高电平时的拉电流。当I IH太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。 (4)输入开门电平V ON和关门电平V OFF V ON是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输入电压。换句话说，为了使与非门处于导通状态，输入电平必须大于V ON。 V OFF是指使与非门输出处于高电平状态所允许的最大输人电压。 (5)扇出系数N0 N0是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N0的大小主要受输出低电平时，输出端允许灌人的最大电流的限制，如灌人负载电流超出该数值，输出低电平将显著抬高，造成下一级逻辑电路的错误动作。

电路四输入与非门设计 - 副本

四输入与非门课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日

摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)

实验1-2TTL与非门电路半加器完整全加器

实验一TTL集成与非门电路 一.实验目的 1.熟悉TTL集成与非门外形及外部引线的排列。 2.验证TTL与非门的逻辑功能。 3.试用与非门接成其它几种逻辑门的方法并熟悉它们的逻辑功能。 二.实验仪器和芯片 1.SXJ—3C数字电路学习机 2.74LS00 三.实验内容和步骤 1.熟悉实验设备： 熟悉通用实验箱的结构和使用方法，熟悉74LS00集成块的外形和引线情况。 2.测量与非门的逻辑功能 将74LS00中的一个与非门的两个输入端分别接到实验箱中的两个电平开关上，输出端接到箱中的逻辑电平指示灯上，接通5V电源和地，按表1—1 完成逻辑功能的测量。并规定高电平为逻辑“1”，低电平为逻辑“0”。 3.74LS00中的与非门分别接成与门、或门、非门、异或门画出接线图并将测试结果1-2表中，根据表分别写出它们的逻辑表达式。 表1—2 四．预习内容 1.复习TTL与非门的工作原理 2.了解74LS00集成电路的逻辑和引线排列图。 五．实验报告要求 1．要求写出相应的表达式； 2．画出相应的逻辑图；

实验二组合逻辑电路的实验分析 一.实验目的 1.掌握组合逻辑电路的分析方法。 2.验证半加器和全加器的逻辑功能。 3.了解二进制数的运算规律。 二.实验仪器设备 1.数字电路实验箱 2.万用表 3.74LS00 三.实验内容 组合电路的分析是根据所给的逻辑电路，写出输入与输出之间的逻辑关系（逻辑函数表达式或真值表）。从而评定该电路的逻辑功能。组合电路的分析方法，一般是首先对给定的逻辑电路按逻辑门的连接方式逐一地写出相应的逻辑表达式，然后写出输出函数的表达式（如果需要列其真值表时，可由表达式通过运算求出）。但这样写出的逻辑函数表达式可能不是最简单的，所以还应该利用逻辑代数的公式或卡诺图进行化简。 1.分析半加器的逻辑功能 图2—1 （1）写出图2—1所示电路的逻辑表达式。 X1= X2= X3= Y= Z= （2）根据表达式列出真值表（表2—1），并画出卡诺图看能否简化。 （3）根据上图所示电路，在学习机上接线，将测试结果记入表2—1。 2.分析全加器的逻辑功能 （1）写出图2—2所示电路的逻辑表达式 图2—2 = 根据逻辑表达式列真值表2—2。 （2）根据真值表画逻辑函数S、的卡诺图。 （3）按图2-2的要求选择与非门并接线进行测试，将测试结果记入表2-2。 四.预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门构成的半加器、全加器的工作原理。 3.预习二进制数的运算。 实验项目日期 班级姓名学号 桌号同组人 一.实验记录 表2—1

二输入与非门、或非门版图设计

课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. * * *

*

* *

* WARNING: Layers with Unassigned FRINGE Capacitance. * * * * *

* *

* * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A , * 3 = B , * 4 = F , * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK M3 F B 5 GND NMOS L=2u W= AD= PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK -18 M4 5 A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=30u * M4 DRAIN GATE SOURCE BULK -18 * Total Nodes: 6 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图（瞬时分析）：