AD转换器的选择A

A D转换器的t驳指标如卜

(1)分辨率(R e s o lu tio n)。指数字撗变化个银小凿时模拟倌号的变化乳定义为满刻度与2n的比值6分辨率又称枯度，通常以数字信 号的位数來表示6

(2)转換速牟(Conversion Rate).足指完成-次从揆拟转换到数卞的A D转換所耑的吋间的饴数。枳分卑A D的砖換时间记皂秒级诚低 速A D.逐次比较蛩A D圮傚秒级域中速A D.全并行/尔并行塑AD nl达到纳秒级。采样时间则是另外个瞅念，是指两次转换的间隔。为了保证 钐换的H?.确V d成.采样速率■ Sample R a t e;必须小予或3十耗换速毛因此>』彻十.将耗换速净作数f f U等同于采样速率也足可以接受的4常用华 位足 K sp s和 Msps，表示每秒采祥T* / 百万次(Kilo Million Sam ples Per Second) <

(3)M化汉左rQuantizing E r r o r)由十A D的f丨艰分辨率而引起的丨H即存附分辨净A D的阶梯状转移特性曲线与尤限分辨率AD (&[想A D)的转移特性曲线（.枉线）之间的最大偏茇.通常足1个或半个最小数字诳的投拟突化设，表示为1LSB、1/2L S B.

(4)偏移误差（Offset E r r o r)。输人倍号为笛时输出倍号不为零的饴，可外栳电位器调至煅小,

(5)满刻度误茇fFull Scale E r r o r).满刻度输出时对应的输人信号与砰想输人信号值之茇.

(6)线性度（L in e a fity).实呩转换器的转移函数与理想jk?线的最人偏移，不包拈以上3种误)

A D的JC他指标还有绝对柄度（A b s o lu te A c c u r a c y)、相对楮度（R e la tiv e A c c u r a c y)、微分非线性、印调性和尤错码、总漭波火舆（T H D, Total Harmonic D isto to rtio n)和积分:丨1?线性

对T A D转换器，选取的标准主要决定于采样频率和位数.以及价格、供货埘期、应用怙况等艽他因数。生产高速A D的主要厂家街A D公司、

M axim公司以及T I公司<也就圮B B公司〉.这家公『《1在尚速A D丨:的产品种类不足很多.根据对各种A D芯片的杏阅.选抒T I公司的A D转换芯厂ADS5422

AD S5422坫14bit的圾商采样频净n j?达62M sps的尚速A D H换芯片.采用中一5V电源供电.在采样频率为10M时其报大动态范围为82dB, 最高信噪比达到72d B,其数字S输出可以直接和5V或者3. 3V的CM OS芯片连接’換拟S输入的峥峰值为4V.可以直接输人0. 5 4. 5V

的模拟诳，封装肜式为64脚的扁平四方封裝，II丨前T I的官方报价为29美元/片（次勝)买千片以上的单价）.国内也钉该芯片出笆，闽内价格在300元左右。

14bit的A D转换适庖倍兮的范围为10lg (214) d B=42d B,邛本上可以适应各种应川场介A D S5422的采样频率的大小丨丨丨U:输人时钟决定.输入时钟的范围可以在16ns?l u s.输人时钟为16n s时对应采样频率为62MHz. A D可以接受3V或者5乂的111或者CMOS电平。DSP 可以提供该时钟佶号.并且可以软件设讶输人时钟的各种特征楚.包括时钟频率、商电平宽度等.拖本上可以满足A D5422对时钟偯号的要求t

这甩确定A D的实际采杼频率为60M H z这样.f>钟内采样的数据诚为50M扒山T D S P系统无法及时处理这啤数据.在数裾处理之前，必

须将这作数据保存起来，使丨I】riF O保存1M个数据.也就足20m s内的采样数据.1M个数据采集结束幵始信号处甜U由于商速A D采样导致信兮不稳定，鸹至出规错误。将设计多原板，加强布线的合理性，从电路板上尽可能i：?除干扰:苁次提商箅法的效率，节畨计算时间.

和A D S5422功能接近的苒他型兮的A D还有A D公司的AD9244.和A D S5422相比.两者数据位数都垲14bit.在倍噪比上两再相近.时钟输入和操作方法相近，屯源舴坫5V,输出数字倍兮都可以和3. 3V的芯片兼容：苁生耍优点足功耗攰A D S5422的?半.500mW：艽虫耍缺

点处输人模拟电&岭咔值为A D S5422的半，只符2V

A D公司其他的高逨A D芯片还A AD6644,为其早期产品，操作方法和ADS5422、A D9244不H AD6644功耗达到1. 3W：和AD9244 相比’没有什么优点,A D9244是芄替代产品。

高速A D的另外-个厂家M axim公司也丧批尚速A D产品,胆宏样频举在40M H z以上没有14bit数据的AD,其产品优势主要集中在中边