半导体激光器封装技术及封装形式

半导体激光器封装技术及封装形式

半导体激光器的概念半导体激光器是用半导体材料作为工作物质的激光器，由于物质结构上的差异，不同种类产生激光的具体过程比较特殊。常用工作物质有砷化镓（GaAs）、硫化镉（CdS）、磷化铟（InP）、硫化锌（ZnS）等。激励方式有电注入、电子束激励和光泵浦三种形式。半导体激光器件，可分为同质结、单异质结、双异质结等几种。同质结激光器和单异质结激光器在室温时多为脉冲器件，而双异质结激光器室温时可实现连续工作。

半导体激光器的工作原理半导体激光器是依靠注入载流子工作的，发射激光必须具备三个基本条件：

（1）要产生足够的粒子数反转分布，即高能态粒子数足够的大于处于低能态的粒子数；（2）有一个合适的谐振腔能够起到反馈作用，使受激辐射光子增生，从而产生激光震荡；（3）要满足一定的阀值条件，以使光子增益等于或大于光子的损耗。

半导体激光器工作原理是激励方式，利用半导体物质（即利用电子）在能带间跃迁发光，用半导体晶体的解理面形成两个平行反射镜面作为反射镜，组成谐振腔，使光振荡、反馈，产生光的辐射放大，输出激光。

半导体激光器优点：体积小、重量轻、运转可靠、耗电少、效率高等。

半导体激光器的封装技术一般情况下，半导体激光器的发光波长随温度变化为0.2-0.3nm/℃，光谱宽度随之增加，影响颜色鲜艳度。另外，当正向电流流经pn结，发热性损耗使结区产生温升，在室温附近，温度每升高1℃，半导体激光器的发光强度会相应地减少1%左右，封装散热；时保持色纯度与发光强度非常重要，以往多采用减少其驱动电流的办法，降低结温，多数半导体激光器的驱动电流限制在20mA左右。

但是，半导体激光器的光输出会随电流的增大而增加，很多功率型半导体激光器的驱动电流可以达到70mA、100mA甚至1A级，需要改进封装结构，全新的半导体激光器封装设计理念和低热阻封装结构及技术，改善热特性。例如，采用大面积芯片倒装结构，选用导

半导体封装技术向高端演进 (从DIP、SOP、QFP、PGA、BGA到CSP再到SIP)

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 高级封装实现封装面积最小化 芯片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背

面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。 多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。 WLCSP。此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优势：首先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以支持到800MHz的频

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？

按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作

半导体封装技术

随着半导体技术的发展，摩尔定律接近失效的边缘。产业链上IC 设计、 晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高，资 本投入越来越大。由单个企业覆盖整个产业链工艺的难度显著加大。半导 体产业链向专业化、精细化分工发展是一个必然的大趋势。 全球半导体产业整体成长放缓，产业结构发生调整，产能在区域上重新分 配。半导体产业发达地区和不发达地区将会根据自身的优势在半导体产 业链中有不同侧重地发展。封装产能转移将持续，外包封装测试行业的增 速有望超越全行业。 芯片设计行业的技术壁垒和晶圆制造行业的资金壁垒决定了，在现阶段， 封装测试行业将是中国半导体产业发展的重点。 在传统封装工艺中，黄金成本占比最高。目前采用铜丝替代金丝是一个大 的趋势。用铜丝引线键合的芯片产品出货占比的上升有助于提高封装企 业的盈利能力。 半导体封装的发展朝着小型化和多I/O 化的大趋势方向发展。具体的技术 发展包括多I/O 引脚封装的BGA 和小尺寸封装的CSP 等。WLSCP 和 TSV 等新技术有望推动给芯片封装测试带来革命性的进步。 中国本土的封装测试企业各有特点：通富微电最直接享受全球产能转移； 长电科技在技术上稳步发展、巩固其行业龙头地位；华天科技依托地域优 势享受最高毛利率的同时通过投资实现技术的飞跃。 中国本土给封装企业做配套的上游企业，如康强电子和新华锦，都有望在 封装行业升级换代的过程中提升自己的行业地位。 风险提示：全球领先的封装测试企业在中国大陆直接投资，这将加大行 业内的竞争。同时用工成本的上升将直接影响半导体封装企业的盈利能 力。 半导体封装产能持续转移 半导体封装环节至关重要 半导体芯片的大体制备流程包括芯片设计->圆晶制造->封装测试。所谓半导体 ?封装（Packaging）?，是半导体芯片生产过程的最后一道工序，是将集成电路用绝缘的材料打包的技术。封装工艺主要有以下功能：功率分配（电源分配）、信号分配、散热通道、隔离保护和机械支持等。封装工艺对于芯片来说是必须的，也是至关重要的一个环节。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能的下降。另外，封装后的芯片也更便于安装和运输。可以说封装是半导体集成电路与电路板的链接桥梁，封装技术的好坏还直接影响到芯片自身的性能和PCB 的设计与制造， 产业分工精细化 随着半导体产业的发展，?摩尔?定律持续地发酵，IC 芯片集成度以几何级数 上升，线宽大幅下降。以INTEL CPU 芯片为例，线宽已经由1978 年推出的8086 的3 μm 发展到2010 年推出Core i 7 的45nm , 对应的晶体管集成度由2.9 万只发展到7.8 亿只。产业链上IC 设计、晶圆制造、封装测试各个环节的难度不断加大，技术门槛也越来越高。同时随着技术水平的飞升和规模的扩大，产业链中的多个环节对资本投入的要求也大幅提高。由单个企业做完覆盖整个产业链工艺的难度越来越大。在这样的大环境下，产业链向专业化、精细化分工发展是一个必然的大趋势。 目前全球的半导体产业链大致可以归纳为几大类参与者：IDM 集成设备制造商；

半导体激光器封装技术及封装形式

半导体激光器封装技术及封装形式 半导体激光器的概念半导体激光器是用半导体材料作为工作物质的激光器，由于物质结构上的差异，不同种类产生激光的具体过程比较特殊。常用工作物质有砷化镓（GaAs）、硫化镉（CdS）、磷化铟（InP）、硫化锌（ZnS）等。激励方式有电注入、电子束激励和光泵浦三种形式。半导体激光器件，可分为同质结、单异质结、双异质结等几种。同质结激光器和单异质结激光器在室温时多为脉冲器件，而双异质结激光器室温时可实现连续工作。 半导体激光器的工作原理半导体激光器是依靠注入载流子工作的，发射激光必须具备三个基本条件： （1）要产生足够的粒子数反转分布，即高能态粒子数足够的大于处于低能态的粒子数；（2）有一个合适的谐振腔能够起到反馈作用，使受激辐射光子增生，从而产生激光震荡；（3）要满足一定的阀值条件，以使光子增益等于或大于光子的损耗。 半导体激光器工作原理是激励方式，利用半导体物质（即利用电子）在能带间跃迁发光，用半导体晶体的解理面形成两个平行反射镜面作为反射镜，组成谐振腔，使光振荡、反馈，产生光的辐射放大，输出激光。 半导体激光器优点：体积小、重量轻、运转可靠、耗电少、效率高等。 半导体激光器的封装技术一般情况下，半导体激光器的发光波长随温度变化为0.2-0.3nm/℃，光谱宽度随之增加，影响颜色鲜艳度。另外，当正向电流流经pn结，发热性损耗使结区产生温升，在室温附近，温度每升高1℃，半导体激光器的发光强度会相应地减少1%左右，封装散热；时保持色纯度与发光强度非常重要，以往多采用减少其驱动电流的办法，降低结温，多数半导体激光器的驱动电流限制在20mA左右。 但是，半导体激光器的光输出会随电流的增大而增加，很多功率型半导体激光器的驱动电流可以达到70mA、100mA甚至1A级，需要改进封装结构，全新的半导体激光器封装设计理念和低热阻封装结构及技术，改善热特性。例如，采用大面积芯片倒装结构，选用导

半导体封装前沿技术

最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。

二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶

半导体激光器工艺知识详解

半导体激光器工艺知识详解 半导体激光器是指以半导体材料为工作物质的激光器，又称半导体激光二极管（LD），是20世纪60年代发展起来的一种激光器。半导体激光器的工作物质有几十种，例如砷化镓（GaAs）、硫化镉（CdS）等，激励方式主要有电注入式、光泵式和高能电子束激励式三种。半导体激光器从最初的低温（77K）下运转发展到室温下连续工作；从同质结发展成单异质结、双异质结、量子阱（单、多量子阱）等多种形式。半导体激光器因其波长的扩展、高功率激光阵列的出现以及可兼容的光纤导光和激光能量参数微机控制的出现而迅速发展。 半导体激光器的体积小、重量轻、成本低、波长可选择，其应用遍布临床、加工制造、军事，其中尤以大功率半导体激光器方面取得的进展最为突出。 半导体激光器的工作原理激光产生原理 半导体激光器是一种相干辐射光源，要使它能产生激光，必须具备三个基本条件： （1）增益条件：建立起激射媒质（有源区）内载流子的反转分布，在半导体中代表电子能量的是由一系列接近于连续的能级所组成的能带，因此在半导体中要实现粒子数反转，必须在两个能带区域之间，处在高能态导带底的电子数比处在低能态价带顶的空穴数大很多，这靠给同质结或异质结加正向偏压，向有源层内注人必要的载流子来实现。将电子从能量较低的价带激发到能量较高的导带中去。当处于粒子数反转状态的大量电子与空穴复合时，便产生受激发射作用。 （2）要实际获得相干受激辐射，必须使受激辐射在光学谐振腔内得到多次反馈而形成激光振荡，激光器的谐振腔是由半导体晶体的自然解理面作为反射镜形成的，通常在不出光的那一端镀上高反多层介质膜，而出光面镀上减反膜。对F—p腔（法布里一珀罗腔）半导体激光器可以很方便地利用晶体的与P—n结平面相垂直的自然解理面一面构成F—P 腔。 （3）为了形成稳定振荡，激光媒质必须能提供足够大的增益，以弥补谐振腔引起的光损耗及从腔面的激光输出等引起的损耗，不断增加腔内的光场。这就必须要有足够强的电流

半导体封装技术大全

半导体封装技术大全 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的30 4 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EP ROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8m m、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPRO M 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line) DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52m m 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照E

TO封装半导体激光器的结构设计

TO封装半导体激光器结构设计 摘要 TO封装技术,其实就是指Transistor Outline 或者Through-hole封装技术,也就是全封闭式封装技术。是现在在应用中上比较常用的微电子器件的封装方式。TO封装的相对于其他的封装技术,他的长处在于在于寄生参数比较小,而且成本很低,工艺也相对来说简单,使用起来更加的灵活方便,所以这种封装器经常用于低频率以下LD,还有LED以及光接收器件和组件的封装。而且其内部容量很小,只有四根引线,是不能安装半导体致冷器的。这些年来,随着激光器阈值的降低,对于许多的类似迎用,例如短距离通信以及背板之间的连接,以致冷TO封装激光器获得了及其全面的应用。在封装成本上拥有着极大优势的由于TO封装,以及人们对封装技术的大量研究,TO封装激光器的速率已经高达10Gb/s,近年来高速TO形式封装激光器越来越受到人们的青睐。 在TO 封装半导体激光器中，采用高热导率过渡热沉与热沉组合的结构，可有效增强 TO 封装半导体激光器的散热特性，尤其是采用双热沉结构，更可将激光器芯片工作产生的热量通过N 边和P 边同时导向基座，进而更为有效地增强TO 封装的半导体激光器的散热能力，大幅度地去降低激光器有源区的节温，尽量减小激光器的热阻，从而延长半导体激光器的使用寿命。 关键词：TO封装，半导体激光器，光电子器件 The Structure Design of TO Packaging the Semiconductor Laser ABSTRACT TO packaging technology, is refers TO the Transistor Outline or Through - hole encapsulation technology, which is fully enclosed packaging technology. Is now in the application of microelectronic devices that are widely used in the packaging. TO encapsulate the relative TO other packaging technology, his

半导体元器件封装技术

SMT工艺技术基础：半导体元器件封装技术 摘要：摘要：SMT工艺控制的主要目的就是有一个良好的焊接效果。工艺控制水平是影响焊接的关键因素，设计和材料则直接影响焊接效果 ... 摘要：SMT工艺控制的主要目的就是有一个良好的焊接效果。工艺控制水平是影响焊接的关键因素，设计和材料则直接影响焊接效果。本文主要涉及焊接材料的相关知识，如PCB的表面材料及其处理工艺，元器件的引脚材料等。 焊接与2个表面 焊接是用熔融的填充金属使结合点表面润湿且在两个金属部件之间形成冶金的键合，填充金属的熔点要低于450度。英文名字叫做Soldering，意为“用在接触处熔化的非铁填充金属(诸如黄铜和钎焊料之类，其熔点低于基体金属的熔点)来焊接金属”。对于较高温度熔点的填充金属，焊接工艺被规类为硬铅焊。 每每谈到焊接工艺，尤其在选择Flux时，我们首先要考虑两个表面：管脚表面和焊盘表面。 一般很少有人去关心管脚表面的材料究竟是什么样一种东西，因为大部分元器件都是供应商大批量生产和供货的，元器件的焊接部位采用什么样的表面处理工艺大部分由元器件制造商来决定，而PCB组装厂很难对其进行严格的控制。而且，针对不同的PCB组装厂来定制元器件管脚表面的处理工艺是不划算的，当然除了特殊情况。因此，对于SMT工艺工程师和来料检测人员来讲，应该把关注的重点放在元器件的可焊性上，尤其是来料检测人员必须确保元器件的可焊性。 而PCB就完全不一样了，因为每一个产品的PCB都是量身定作的，设计人员和工艺工程师可以决定让PCB制造厂采用哪种合适的材料和PCB表面处理工艺，并对焊盘的可焊性进行严格要求和控制。更为重要的是，为了把PCB组装缺陷降到最低，设计人员必须明确规定采用那些可焊性好的材料来处理焊盘表面，以及他们的具体的技术规格；是来料检测人员则要对来料的可焊性进行严格检查。 常用的几种焊接金属 1、裸铜 经过化学清洗的裸铜是最容易焊接的一种材料，即使采用非常柔和的助焊剂；而且裸铜的处理工艺简单经济。但是裸铜很容易氧化和失去光泽，从而导致可焊性急剧下降，除非在回流焊炉中有强劲的Flux（松香基）保护铜表面。如果生产中用到了裸铜表面，在使用和储藏（储藏时间要尽量短）当中必须注意裸铜的可焊性！裸铜不能储存在含有硫的环境中，如纸、纸板、印刷品，因为硫很容易使铜生锈。 2、金

_半导体_大规模集成电路工艺流程(精)

引言 随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化，对半导体封装技术要求越来越高。由于封装材料复杂性的不断增加，半导体封装技术也越来越复杂，封装和工艺流程也越来越复杂。 1. （半导体）大规模集成电路封装工艺简介 所谓封装就是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件连接，它起着安装、固定、密封，保护芯片及增强电热性能等方面的作用。 1.1 以焊接技术为基础的互连工艺以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构，即把多个裸芯片 （半导体）大规模集成电路工艺流程 张琦1 韩团军2 １．陕西理工学院机械工程学院；２．陕西理工学院电信系 或多芯片模块(MCM沿Z 轴层层叠装、互连，组成三维封装结构。叠层型三维封装的优点是工艺相对简单，成本相对较低，关键是解决各层间的垂直互连问题。根据集成功率模块的特殊性，主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端，并与任一基板或芯片互连。目前的技术方案包括焊料凸点互连(SolderBall Interconnect和金属柱互连平行板结构(Metal Posts Interconnected Parallel PlateStructures--MPIPPS 等。

1.2以沉积金属膜为基础的互连工艺多采用埋置型三维封装结构，即在各类基板或介质中埋置裸芯片，顶层再贴装表贴元件及芯片来实现三维封装结构。其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连，而且可以构成电路图形，并连至其他电路。其最大优点是能大大减少焊点，缩短引线间距，进而减小寄生参数。另外，这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积，热量耗散可以沿模块的各个方向流动，有利于进一步提高集成模块的功率密度，以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。 2. （半导体）大规模集成电路封装工艺流程 2.1 (半导体大规模集成电路封装前道工程 TAPE MOUNT →SAWING →DIE ATTACH →WIRE BOND T A P E M O U N T 工程是半导体ASSEMBLY 工程中的第一道工序，其目的在于将要加工的WAFER 固定，便于自动化加工。过程实质是用T AP E 从背面将WAFER 固定在RING 上。 现在所用的TAPE 成卷筒状，一面有黏性，通常使用的TAPE 为蓝色，具有弹性，呈半透明状。通常使用的TAPE 缺点 是随时间的增加黏性逐渐增大，一般在2～3天内加工完毕对产品没有影响。TAPE MOUNT 完成后要求在TAPE 与WAFER 间粘贴平整，如果背面存在气泡，在SAWING 时切割好的DIE 会脱离TAPE 翘起，将切割好的BLADE 损坏，同时也损坏了DIE 。因此T/M后应检查背面的粘合情况，如有少数气泡，可用指甲背面轻轻将气泡压平，若压不平，可用刀片将TAPE 划破一点，放出气泡中的空气，然后压平。气泡面积不能大于DIE 面积的1/4。 S A W I N G 工程是将W A F E R 上的CHIP 分离的过程，T/M完毕的WAFER 送至SAWING 工程，按照FAB 时形成的SCRIBE LINE 进行切割，将连在一起的CHIP 分开，形成每片IC 的核心。

半导体封装划片工艺及优化_一_

在 一个晶圆上，通常有几百个至数千个芯片连在一起。它们之间留有80u m 至150um的间隙，此间隙被称之为划 片街区（Saw Street）。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割（Dicing Saw）。目前，机械式金刚石切割是划片工艺的主流技术。在这种切割方式下，金刚石刀片（Diamond Blade）以每分钟3万转到4万转的高转速切割晶圆的街区部分，同时，承载着晶圆的工作台以一定的速度沿刀片与晶圆接触点的切线方向呈直线运动，切割晶圆产生的硅屑被去离子水（DI water）冲走。依能够切割晶圆的尺寸 ，目前半导体界主流的划片机分８英寸和12英寸划片机两种。 晶圆划片工艺的重要质量缺陷的描述 崩角 (Chipping) 因为硅材料的脆性，机械切割方式会对晶圆的正面和背面产生机械应力，结果在芯片的边缘产生正面崩角（FSC- Front Side Chipping）及背面崩角（BSC-Back Side Chipping）。 正面崩角和背面崩角会降低芯片的机械强度，初始的芯片边缘裂隙在后续的封装工艺中或在产品的使用中会进一步扩散，从而可能引起芯片断裂，导致电性失效。另外，如果崩角进入了用于保护芯片内部电路、防止划片损伤的密封环（Seal Ring）内部时，芯片的电气性能和可靠性都会受到影响。 封装工艺设计规则限定崩角不能进入芯片边缘的密封圈。如果将崩角大小作为评核晶圆切割质量／能力的一个指标，则可用公式来计算晶圆切割能力指数（Cpk）（图1）。 D1、D2代表划片街区中保留完整的部分，FSC是指正面崩角的大小。依照封装工艺设计规则，D1、D2的最小值可以为0，允许崩角存在的区域宽度D为（街区宽度-刀痕宽度)/2， 为D1、D2的平均值， 为D1、D2的方差。依统计学原理，对于一个合格的划片工艺 半导体封装划片工艺及优化(一) 王志杰 飞思卡尔半导体中国有限公司 而言，其切割能力指数应大于1.5。　 分层与剥离（Delamination & Peeling） 由于低k ILD层独特的材料特性，低k晶圆切割的失效模式除了崩角缺陷外，芯片边缘的金属层与ILD层的分层和剥离是另一个主要缺陷。 对于低k晶圆切割质量评估，除了正面崩角和背面崩角以外，根据实验数据和可靠性结果，规定了下述切割质量指标： (1) 铜密封环不允许出现断裂，分层或其他任何（在200倍显微镜下）可见的损伤。 (2) 在划片街区上出现金属与ILD层的分层是允许的，只要这种分层能止步于铜密封环外。 (3) 在芯片的顶角区域的金属／ILD层不允许出现分层或损伤，唯一的例外是有封装可靠性数据证明在某种特定的芯片设计／封装结构的组合下芯片的顶角区域的损伤可以接受。 影响晶圆划片质量的重要因素 划片工具，材料及划片参数 划片工具和材料主要包括：划片刀（Dicing blade）、承载薄膜(Mounting tape), 划片参数主要包括：切割模式、切割参数（步进速度、刀片转速、切割深度等）。对于由不同的半导体工艺制作的晶圆需要进行划片工具的选择和参数的优化，以达到最佳的切割质量和最低的切割成本。 切割街区的测试图案 在晶圆的制造过程中，为了获得较高的成品率、较低的制造成本和稳定的工艺制程，每一步工艺都处于严格的监控下。因此，测试图

半导体封装测试精.doc

半导体封装测试 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 目录 封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA 到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 芯片级封装CSP 几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM 20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。

半导体封装方式

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后,还要进行一系列操作,如后固化(Post Mold Cure)、切筋和成型 (Trim&Form)、电镀(Plating)以及打印等工艺。典型的封装工艺流程为: 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接,操作方便。 2. 芯片面积与封装面积之间的比值较大,故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集 成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD(表面安装设备技术)将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊 接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。 PFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。

QFP/PFP封装具有以下特点: 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便,可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便,可靠性高。 2. 可适应更高的频率。 四、BGA球栅阵列封装 传统封装方式可能会产生所谓的“CrossTalk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。 BGA封装技术又可详分为五大类: 1.PBGA(Plasric BGA)基板:一般为2-4层有机材料构成的多层板。Intel系 列CPU中,Pentium II、III、IV处理器均采用这种封装形式。

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放

发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP：单列式封装SQP：小型化封装MCP：金属鑵式封装 DIP：双列式封装CSP：芯片尺寸封装QFP：四边扁平封装 PGA：点阵式封装BGA：球栅阵列式封装LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装，芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.硅片的背面减薄技术主要有磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀，湿法腐蚀，