数字逻辑电路课程设计

数字逻辑电路复习题

1、数制与编码

（-21）10 =（ ）10补

（78.8）16=（ ）10

（0.375）10=（ ）2

（-395）10 =（ ）9补

（65634.21）8=（ ）16

（121.02）16=（ ）4

（49）10 =（ ）2=（ ）16

（-1011）2 =（ ）反码=（ ）补码

四位二进制数1011的典型格林码为（ ）

2、化简逻辑函数F （A 、B 、C 、D ）=∏M （0、2、5、7、8、10、1

3、15）。

3、说明同步时序逻辑电路的分析步骤。

4、说明什么是组合逻辑电路。

5、说明什么是Moore 型时序逻辑电路。

6、完成下列代码之间的转换

（1）（0101 1011 1101 0111.0111）8421BCD ＝（ ）10；

（2）（359.25）10＝（ ）余3；

（3）（1010001110010101）余3＝（ ）8421BCD 。

7、试写出下列二进制数的典型Gray 码

101010，10111011。

8、化简逻辑函数F （A 、B 、C 、D ）=∑m （3、4、10、11、12、13、14、15）

9、用逻辑代数公理和定理证明：

①C B A ⊕⊕=A ⊙B ⊙C

②)B A (⊕⊙B A AB = ③C AB C B A C B A ABC A ++=? ④C A C B B A C A C B B A ++=++ ⑤1B A B A B A AB =+++

10、将下列函数转化成为最小项表达式和最大项表达式

①F （A 、B 、C 、D ）=)D C )(C B A )(B A )(C B A (++++++

②F （A 、B 、C ）=C A C B A BC A C AB +++

③F （A 、B 、C 、D ）=)B AC )(C B (D D BC ++++

④F （A 、B 、C 、D ）=ABCD D C B A D B A B C +++

11、用逻辑代数公理和定理化简Y=

12、利用卡诺图化简逻辑函数F （A 、B 、C 、D ）=4m (10,11,12,13,14,15)∑ 13、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象，并予以消除。

① F （A 、B 、C ）=∑m （0、2、3、7）

② F （A 、B 、C ）=∏M （3、6）

③ F （A 、B 、C 、D ）=C B C A D C A B A +++

④ F （A 、B 、C 、D ）=++C A AB CD B

14、分析下图所示的时序逻辑电路，要求：给出分析的必要步骤，描述电路的逻辑功能。

15、设计一个一位 8421BCD 码十进制数乘以5的组合逻辑电路，电路的输出也为8421BCD 十进制数。

16、用与非门设计一个组合电路，该电路输入为一位十进制的8421BCD 码，当输入的数字是素数时，输出F 为1，否则F 为0。

17、自选门电路设计一比较两个四位二进制数A 和B 的电路，要求当A =B 时，输出F ＝1。

18、设计一个能接收两位二进制Y = y 1y 0，X = x 1x 0，并输出Z = z 1z 2的逻辑电路。当Y = X 时，Z = 11，当Y >X 时，Z = 10，当Y

19、设计一个逻辑电路，输入A 1A 0和B 1B 0是两个二位二进制数，当A 1A 0大于B 1B 0时，输出为1，否则输出为0。要求用与非门实现。

20、用或非门设计一个组合逻辑电路，该电路输入为一位十进制的8421码，当其值大于或等于

数字电路与数字逻辑实验指导书

数字电路与数字逻辑 实验指导书

目录 实验一：Quartus II软件操作 (3) 实验二：数据选择器和译码器功能验证 (14) 实验三：数据选择器和译码器应用 (17) 实验四：触发器的应用 (19) 实验五：计数器的功能验证 (21) 实验六：计数器的应用 (22) 实验七：寄存器的功能验证 (23) 附录： (24)

实验一：Quartus II软件操作 实验目的和要求： 1、了解并掌握QuartusII软件的使用方法。 2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。 3、了解并掌握EDA QuartusII中的原理图设计方法。 实验内容： 本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时，不需要了解任何硬件描述语言知识，只要掌握数字逻辑电路基本知识，就能使用QuartusII提供的EDA平台设计数字电路或系统。 QuartusII的原理图输入设计法可以与传统的数字电路设计法接轨，即把传统方法得到的设计电路的原理图，用EDA平台完成设计电路的输入、仿真验证和综合，最后编程下载到可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)中。实验步骤： 在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。 第1步：打开QuartusII软件。 第2步：新建一个空项目。 选择菜单File->New Project Wizard，进入新建项目向导。如下图所示，填入项目的名称“hadder”，默认项目保存路径在Quartus安装下，也可修改为其他地址，视具体情况而定。

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题

6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装

模拟数字电路基础知识

第九章 数字电路基础知识 一、 填空题 1、 模拟信号是在时间上和数值上都是 变化 的信号。 2、 脉冲信号则是指极短时间内的 电信号。 3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。 4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。 5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。 6、 一个脉冲的参数主要有 Vm 、tr 、 Tf 、T P 、T 等。 7、 数字电路研究的对象是电路的输出与输入之间的逻辑关系。 8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。 9、 电容充放电结束时，流过电容的电流为0，电容相当于 。 10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。 11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。 12、 RC 充放电过程中，电压，电流均按 规律变化。 13、 理想二极管正向导通时，其端电压为0,相当于开关的 。 14、 在脉冲与数字电路中，三极管主要工作在 和 。 15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。 16、 选择题 2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。 A 、3 B 、4 C 、8 4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A BC + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。 A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。 B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。 C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。 D 、模拟电路的晶体管多工作在饱和状态，脉冲电路的晶体管多工作在截止状态。 6、己知一实际矩形脉冲，则其脉冲上升时间( )。 A 、.从0到Vm 所需时间 B 、从0到2 2Vm 所需时间 C 、从0.1Vm 到0.9Vm 所需时间 D 、从0.1Vm 到 22Vm 所需时间 7、硅二极管钳位电压为( ) A 、0.5V B 、0.2V C 、0.7V D 、0.3V 8、二极管限幅电路的限幅电压取决于( )。 A 、二极管的接法 B 、输入的直流电源的电压 C 、负载电阻的大小 D 、上述三项 9、在二极管限幅电路中,决定是上限幅还是下限幅的是( ) A 、二极管的正、反接法 B 、输入的直流电源极性 C 、负载电阻的大小 D 、上述三项 10、下列逻辑代数定律中，和普通代数相似是( ) A 、否定律 B 、反定律 C 、重迭律 D 、分配律

数字逻辑电路实验报告

数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计

二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：

（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1

《数字逻辑》考试答案

中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）

A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）

数字逻辑电路实验实习31页word

实验指导 第1章数字逻辑电路实验常识 1.1、数字逻辑电路实验的一般要求 实验是数字逻辑电路课程重要的数学环节，通过实验不仅能巩固和加深理解所学的数字电子技术知识，更重要的是在建立科学实证思维方面，在掌握基本的测试手段和方法上，在电平检测，波形测绘、数据处理方面，为学生毕业后的岗位工作起到打基础的作用。尽管各个实验的目的和内容不同，但为了培养良好的学风，充分发挥学生的主观能动作用，促使其独立思考、独立完成实验并有所创新，我们对实验前、实验中和实验后分别提出如下基本要求： 1.1.1、实验前的要求 （1）认真阅读实验指导书，明确实验目的要求，理解实验原理，熟悉实验电路及集成芯片，拟出实验方法和步骤，设计实验表格。 （2）完成实验指导书中有关预习的相关内容。 (3) 初步估算(或分析)实验结果(包括各项参数和波形)，写出预习 报告。 1.1.2、实验中的要求 (1) 参加实验者要自觉遵守实验室规则。 （2）严禁带电接线、拆线或改接线路。 （3）根据实验内容合理分置实验现场。准备好实验所需的仪器设备和装置并安放适当。按实验方案，选择合适的集成芯片，连接 实验电路和测试电路。

（4）要认真记录实验条件和所得各项数据，波形。发生小故障时，应独立思考，耐心排除，并记下排除故障过程和方法。实验过 程中不顺利，并不是坏事，常常可以从分析故障中增强独立工 作的能力。相反，实验“一帆风顺”不一定收获大，能独立解 决实验中所遇到的问题，把实验做成功，收获才是最大的。 （5）发生焦味、冒烟故障，应立即切断电源，保护现场，并报告指导老师和实验室工作人员，等待处理。 (6) 实验结束时，可将记录结果送有关指导老师审阅签字。经老师 同意后方可拆除线路，清理现场。 （7）室内仪器设备不准随意搬动调换，非本次实验所用的仪器设备，未经老师允许不得动用。没有弄懂仪器设备的方法前，不得贸 然使用。若损坏仪器设备，必须立即报告老师，作书面检查， 责任事故要酌情赔偿。 （8）实验要严肃认真，要保持安静，整洁的实验环境。 1.1.3、实验后的要求 实验后要求学生认真写好实验报告 1、实验报告的内容 (1)实验目的 (2)列出实验的环境条件，使用的主要仪器设备的名称编号，集成芯片 的型号、规格、功能。 (3)扼要记录实验操作步骤，认真整理和处理测试的数据，绘制实验原 理电路图和测试的波形，并列出表格或用坐标纸画出曲线。

数字电子技术实验指导书

数字电子技术实验指导书 （韶关学院自动化专业用） 自动化系 2014年1月10日 实验室：信工405

数字电子技术实验必读本实验指导书是根据本科教学大纲安排的，共计14学时。第一个实验为基础性实验，第二和第七个实验为设计性实验，其余为综合性实验。本实验采取一人一组，实验以班级为单位统一安排。 1．学生在每次实验前应认真预习，用自己的语言简要的写明实验目的、实验原理，编写预习报告，了解实验内容、仪器性能、使用方法以及注意事项等，同时画好必要的记录表格，以备实验时作原始记录。教师要检查学生的预习情况，未预习者不得进行实验。 2．学生上实验课不得迟到，对迟到者，教师可酌情停止其实验。 3．非本次实验用的仪器设备，未经老师许可不得任意动用。 4．实验时应听从教师指导。实验线路应简洁合理，线路接好后应反复检查，确认无误时才接通电源。 5．数据记录 记录实验的原始数据，实验期间当场提交。拒绝抄袭。 6．实验结束时，不要立即拆线，应先对实验记录进行仔细查阅，看看有无遗漏和错误，再提请指导教师查阅同意，然后才能拆线。 7．实验结束后，须将导线、仪器设备等整理好，恢复原位，并将原始数据填入正式表格中，经指导教师签名后，才能离开实验室。

目录实验1 TTL基本逻辑门功能测试 实验2 组合逻辑电路的设计 实验3 译码器及其应用 实验4 数码管显示电路及应用 实验5 数据选择器及其应用 实验6 同步时序逻辑电路分析 实验7 计数器及其应用

实验1 TTL基本逻辑门功能测试 一、实验目的 1、熟悉数字电路试验箱各部分电路的基本功能和使用方法 2、熟悉TTL集成逻辑门电路实验芯片的外形和引脚排列 3、掌握实验芯片门电路的逻辑功能 二、实验设备及材料 数字逻辑电路实验箱，集成芯片74LS00（四2输入与非门）、74LS04（六反相器）、74LS08(四2输入与门)、74LS10（三3输入与非门）、74LS20（二4输入与非门）和导线若干。 三、实验原理 1、数字电路基本逻辑单元的工作原理 数字电路工作过程是数字信号，而数字信号是一种在时间和数量上不连续的信号。 （1）反映事物逻辑关系的变量称为逻辑变量，通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平，称为二值信息。（2）数字电路中的二极管有导通和截止两种对立工作状态。三极管有饱和、截止两种对立的工作状态。它们都工作在开、关状态，分别用“1”和“0”来表示导通和断开的情况。 （3）在数字电路中，以逻辑代数作为数学工具，采用逻辑分析和设计的方法来研究电路输入状态和输出状态之间的逻辑关系，而不必关心具体的大小。 2、TTL集成与非门电路的逻辑功能的测试 TTL集成与非门是数字电路中广泛使用的一种逻辑门。实验采用二4输入与非门74LS20芯片，其内部有2个互相独立的与非门，每个与非门有4个输入端和1个输出端。74LS20芯片引脚排列和逻辑符号如图2-1所示。

金陵科技学院数字逻辑电路期末考试试卷

分）20一、选择题（每小题2分，共 。273）中，它的第三位数2 的位权为___B___1．八进制（8 (8) D．B．(64) C．(256)A．(128) 10101010 与它功能相等的函数表达式已知逻辑表达式2. C?AC?BF?AB， _____B____。CF?AB?ABF?A．B．C?AB?AF C?AB?BF．．CD 数字系统中，采用____C____可以将减法运算转化为加法运算。3. 码BCD D．补码B．ASCII码C．A．原码 ___B_____其反 映的逻辑关系是。4．对于如图所示波形,D．无法判 断．异或关系C．同或关系A．与关系B____B_____1的结果是连续异或。1985个5． ．逻辑概念错误C．不确定D．0B．1 A功能相等的表达式为6. 与逻辑函数___C_____。DC?F?A?B? D?AF??B?CD??C?F?AB．BA．DC?F?ABF?ACDB? D．．C为高阻态的逻辑FC=1时，；时，F=7．下列所给三态门中，能实现 C=0AB A

& 。功能的是____A______ F B A & C EN B F B C A A &&EN F B F B A C C EN EN C D 页7 共页1 第卷答案3 数字逻辑电路 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz 50KHz ．． 100KHz D D CP Q 。9．下列器件中，属于时序部件的是_____A_____ ．多路选择器D C．加法器BA．计数器．译码器 ，”“5．下图是共阴极七段LED数码管显示译码器框图，若要显示字符10 。应为____C______则译码器输出a～g0011011 D．1100011 C． 1011011

实验1数字逻辑电路设计

实验一组合逻辑电路设计 一、实验目的 1.掌握组合逻辑电路的功能测试 2.验证半加器与全加器的逻辑功能 3.学会二进制数的运算规律 二、实验器材 二输入四与非门74LS00 四输入二与非门74LS20 二输入四异或门74LS86 三、实验内容 内容A 一位全加/全减器的实现 电路做加法还是做减法由M控制。当M=0时做加法运算，M=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，S为和数，C0向上位的进位。当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，S为差数，C0向上位的借位。 内容C 舍入与检测电路的设计 用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：

四、实验步骤 内容A 一位全加/全减器的实现、 由要求得如下得： 真值表

化简得： S A B C =⊕⊕ ()()o C BC B S A C S A =?⊕?⊕ 由S 与C o 表达式画出电路图: 根据电路图，连接电路。接线后拨动开关，结果如图： 内容C 舍入与检测电路的设计 由题意得：

化简得： F A BC BD =?? 1 F A B C D =⊕⊕⊕ 2 由F1和F2表达式画出电路图 按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。每输出一个代码后观察显示灯，并记录结果如下表：

10级《数字逻辑电路》实验指导书

课程名称：数字逻辑电路实验 指导书 课时：8学时

集成电路芯片 一、简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端V 一般排在左上端，接地 CC ，7脚为GND。若集端GND一般排在右下端。如74LS20为14脚芯片，14脚为V CC 成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。 二、TTL集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。 3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 （也可以串入一只1～10KΩ的固定电阻）或接至某一 (2) 直接接电源电压V CC 固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至V ，一般取R＝3～ cc 5.1 KΩ。

数字逻辑电路期末考试卷及答案

- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题

- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz

数字电路和模拟电路的区别

什么是数字电路？ 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。 数字电路的特点 1，电路结构简单，稳定可靠。数字电路只要能区分高电平和低电平即可，对元件的精度要求不高，因此有利于实现数字电路集成化。 2，数字信号在传递时采用高，低电平两个值，因此数字电路抗干扰能力强，不易受外界干扰。 3，数字电路不仅能完成数值运算，还可以进行逻辑运算和判断，因此数字电路又称为数字逻辑电路或数字电路与；=逻辑设计。4，数字电路中元件处于开关状态，功耗较少。 由于数字电路具有以上特点，故发展十分迅速，在计算机、数字通信、数字仪器及家用电器等技术领域中得到广泛的应用。 什么是模拟电路？ 模拟电路是处理模拟信号的电路；数字电路是处理数字信号的电路。模拟信号是关于时间的函数，是一个连续变化的量。数字信号则是离散的量。举个简单的例子：要想从远方传过来一段由小变大的声音，用调幅、模拟信号进行传输（相应的应采用模拟电路），那么在传输过程中的信号的幅度就会越来越大，因为它是在用电信号的幅

度特性来模拟声音的强弱特性。但是如果采用数字信号传输，就要采用一种编码，每一级声音大小对应一种编码，在声音输入端，每采一次样，就将对应的编码传输出去。可见无论把声音分多少级，无论采样频率有多高，对于原始的声音来说，这种方式还是存在损失。不过，这种损失可以通过加高样频率来弥补，理论上采样频率大于原始信号的频率的两倍就可以完全还原了。 数字集成电路：主要是针对数字信号处理的模块。如；计算机里的2近制、8近制、10近制、16近制的数据进行处理的集成模块。数字集成电路的运行以开关状态经行运算，它的精度高适合复杂的计算。模拟集成电路：主要是针对模拟信号处理的模块。如；话筒里的声音信号，电视信号和VCD输出的图象信号、温度采集的模拟信号和其它模拟量的信号处理的集成模块。模拟集成电路工作在晶体管的三角放大区。（1）电路处理的是连续变化的模拟量电信号（即其幅值可以是任何值）。（2）信号的频范围往往从直流一直可以延伸到高频段。（3）模拟集成电路中的无器件种类多，除了数字集成电路中大量采用的NPN管及电阻外，还采用了PNP管，场效应晶体管，高精度电阻等。（4）除了应用于低电压电器中的电路处，大多数模拟集成电路的电源电压较高，输出级模拟集成电路的电源电压可达几十伏以上。（5）具有内繁外简的电路形式。充分发挥了集成电路的工艺特点和便于应用的特点 另外，数字电路和模拟电路的区别还有：

数字逻辑电路实验报告

. .. 数字逻辑电路设计 --多功能数字钟 学院：计算机科学与通信工程 专业： ： 学号： 指导老师：

多功能数字钟 一、设计任务及要求 （1）拥有正常的时、分、秒计时功能。 （2）能利用实验板上的按键实现校时、校分及清零功能。 （3）能利用实验板上的扬声器做整点报时。 （4）闹钟功能 （5）在MAXPLUS II 中采用层次化设计方法进行设计。 （6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。 二、多功能数字钟的总体设计和顶层原理图 作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。

（1）计时模块 该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。 用两个74160连成24进制的计数器，原图及生成的器件如下： 生成的二十四进制计数器注： 利用使能端，时钟信号，清零以及预置数功能连成24进制。

用两个74160连成的60进制计数器，原图及生成的器件如下： 生成的六十进制计数器 （2）校时模块 校时模块设计要求实现校时，校分以及清零功能。 *按下校时键，小时计数器迅速递增以调至所需要的小时位。 *按下校分键，分计数器迅速递增以调至所需要的分位。 *按下清零键，将秒计数器清零。 注意事项：①在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。 ②利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

数字逻辑电路实验

1.1 数电实验仪器的使用及门电路逻辑功能的测试 1.1.1 实验目的 （1）掌握数字电路实验仪器的使用方法。 （2）掌握门电路逻辑功能的测试方法。 1.1.2 实验设备 双踪示波器一台 数字电路实验箱一台 万用表一块 集成芯片：74LS00、74LS20 1.1.3 实验原理 图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。 Y A B 其逻辑表达式为：=? 图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。 Y A B C D 其逻辑表达式为：=??? 与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。一般把多余的输入端接高电平或者和一个有用输入端连在一起。 1.1.4 实验内容及步骤 （1）测量逻辑开关及电平指示功能 用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。将数据开关置“1”位，电平指示灯应该亮。以此类推，检测所有的数据开关及电平指示功能是否正常。

（2）检测脉冲信号源 给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。改变脉冲信号的频率，示波器上的波形也应随之发生变化。 （3）检测译码显示器 用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。 （4）与非门逻辑功能测试 ①逻辑功能测试 将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。电平指示的灯亮为1，灯不亮为0。根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。 表1.2 ②与非门对脉冲信号的反相传输及控制功能的测试 将芯片74LS00中一个2输入与非门的A输入端接频率为1kHz脉冲信号，B输入端接数据开关，输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的关系。按表1.2中的不同输入方式测试，将结果填入表中。 1.1.5 预习要求与思考题 （1）阅读实验原理、内容及步骤。 （2）了解集成芯片引脚的排列规律。 （3）TTL集成电路使用的电源电压是多少？ （4）TTL与非门输入端悬空相当于输入什么电平？为什么？ （5）如何处理各种门电路的多余输入端。 1.1.6 实验报告及要求 （1）画出规范的测试电路图及各个表格。

最新数字逻辑电路指导书合集

实验一 门电路逻辑功能及测试 一．实验目的 1．熟悉门电路逻辑功能 2．熟悉数字电路学习机使用方法 二．实验仪器及材料 １．DVCC-D2JH 通用数字电路实验箱 2．器件 74LS00 二输入端四与非门 1片 74LS08 二输入端四与门 1片 74LS86 二输入端四异或门 1片 74LS32 二输入端四或门 1片 2、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能 3、信号对门的控制作用 利用与非门控制输出．

用一片74LS00按图接线， Ｓ接任一电平开关，用发光二极管观察 Ｓ对输出脉冲的控制作用． 四．实验报告 1．按各步聚要求填表。 ２．回答问题： （１）怎样判断门电路逻辑功能是否正常？ （２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？ 实验二组合逻辑电路(半加器、全加器及逻辑运算) 一、实验目的 1、掌握组合逻辑电路的功能测试 2、验证半加器和全加器的逻辑功能 二、实验器件 74LS00 二输入端四与非门1片 74LS86 二输入端四异或门1片 74LS32 二输入端四或门1片 74LS08 二输入端四与门1片 三、实验内容 １、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或， 而进位Z是A、B相与。故半加器可用一个 集成异或门和二个与非门组成如右图 （1）在学习机上用异或门和与门接成以上电路。 A、B接电平开关Y、Z接电平显示。 （2）按下表要求改变A、B状态，填表

２、测试全加器的逻辑功能。 （1）按右图接线，A 、B 、C 接电平开关， SO 、C 接发光二极管 （2）按下表要求改变A 、B 、C 状态，填表 四、实验报告 （１）按要求填表 （２）分析如何使用适当的门电路实现半加器与全加器的功能 实验三 译码器、数据选择器和总线驱动器

《数字逻辑电路》期末考试试题

《数字逻辑电路》期末考试试题 一、单项选择题（本大题共15小题，每小题2分，共30分） 1．下列数中最小的数是 A ．(1000.1)2 B ．(10.3)8 C ． (8.3)10 D ．(8.3)16 2．与(77)8相等的8421BCD 码数是 A ．(01110111)85421BCD B ．(01100011)8421BCD C ．(10010011)8421BC D D ．(10010110)8421BCD 3．已知输入A 、B 和输出F 的波形如图1.1所示，由此判断F 与A 、B 的逻辑关系是 A ．或非 B ．异或 C ．与非 D ．同或 4．在下列电路中，能实现C AB F +=的电路是 5．函数C B A C B D C B A F ?+++=)(的反函数是 A ．[] C B A C B D C B A F +++++=))(( B ．[]C B A C B D C B A F +++++=))(( C ．[]C B A C D B C B A F ++++++= D ． [] C B A C B D C B A F +++++=)( 6．与函数AD D C C A F ++=相等的函数式是 A ．C A F = B ．D C F = C ．A D C F += D ．AD F = 7．已知函数C B A F ++=，问使函数0=F 的输入组合是 A B C A B C A B C D A B F 图1.1

A ．ABC=001 B ．ABC=110 C ．ABC=000 D ．ABC=010 8．逻辑项CD B A ，其逻辑相邻项的是 A ．BCD A B ．D B C A C ． D C AB D ．D C B A 9．逻辑函数D B A D AB D BC CD F +++=的最简与或式是 A ．F CD BD =+ B ．F CD BD =+ C ．F BD CD =+ D ．F BD CD =+ 10．逻辑函数C B C A F +?=，其约束条件为0=AB ，它的最简与或非式是 A ． F A C B C =+++ B ． F A C B C =+++ C ．F A C B C =+++ D ．F A C B C =+++ 11．函数∑= )15,13,12,9,8,7,5,1(F 的最简与或式是 A ．D A C B D C F ?++= B ． D B D C C A F ?++= C ．BD D C C A F ++= D ．AD C B D C F ++= 12．D 触发器置1，其激励端D 的取值为 A ．0=D B ．1=D C ．n Q D = D ．1 +=n Q D 13．T 触发器组成电路如图1.2所示，它完成的功能是 A ．T 触发器 B ．JK 触发器 C ．D 触发器 D ．RS 触发器 14．n 位DAC 电路的精度为 A ．121-n B ．12 1-n C ．n 2 D ．12-n 15．555定时电路当R d =0时，其输出状态为 A ．保持 B ．对输出无影响 C ．1 D ．0 二、填空题（本大题共5小题，每小题2分，共10分） 16．余3BCD 码0111表示的十进制数是 。 17、1⊕⊕=A A F = 。 A 图1.2

模拟电路与数字电路期末复习试卷

模拟电路试卷一 一．填空题 1．PN结未加外部电压时，扩散电流漂流电流，加正向电压时，扩散电流漂流电流，其耗尽层；加反向电压时，扩散电流漂流电流，其耗尽层。 2．三极管工作在饱和区时，发射结为，集电结为，工作在放大区时，发射结为，集电结为，此时，流过发射结的电流主要是，流过集电结的电流主要是。 3．场效应管属于控制器件。场效应管从结构上分成 和两大类型。 4．绝缘栅型场效应管又分为和，两者区别是。 5．若希望减小放大电路从信号源索取的电流，应采取反馈；若希望取得较强的反馈作用而信号源内阻又很大，应采用反馈；当负载变化时，若希望输出电流稳定。应采用反馈。 6．某负反馈放大电路的闭换放大倍数A f=100,当开环放大倍数A变化+10%时，A f的相对变化量在+0.5%以内，则这个放大电路的开环放大倍数A,反馈系数为。 二．选择题 1．温度升高后，在纯净的半导体中（） A．自由电子和空穴数目都增多，且增量相同 B．空穴增多，自由电子数目不变 C．自由电子增多，空穴不变 D．自由电子和空穴数目都不变 2．如果PN结反向电压的数值增大（小于击穿电压），则（） A．阻当层不变，反向电流基本不变 B．阻当层变厚，反向电流基本不变 C．阻当层变窄，反向电流增大 D．阻当层变厚，反向电流减小 3．某放大电路在负载开路时的输出电压为4V,接入3kΩ的负载电阻后输出电压降为3V，这说明放大电路的输出电阻为（） A.10kΩ B.2kΩ C.1kΩ D.0.5kΩ 4.在放大电压信号时，通常希望放大电路的输入电阻和输出电阻分别为（） A.输入电阻小，输出电阻大 B.输入电阻小，输出电阻小 C.输入电阻大，输出电阻小 D.输入电阻大，输出电阻大 5．场效应管主要优点（） A.输出电阻小 B.输入电阻大 C.是电流控制 D.组成放大电路时电压放大倍数大 6．在负反馈放大电路中，当要求放大电路的输入阻抗大,输出阻抗小时，应选用的反馈类型（）。

实验一 原理图输入方式设计数字逻辑电路

实验一原理图输入方式设计数字逻辑电路 一、实验目的： 1、了解基本组合逻辑电路的原理及利用Quartus II 软件进行设计的一般方法。 2、熟悉Quartus II 原理图输入法的设计流程，掌握编辑、编译和仿真的方法。 3、掌握原理图的层次化设计方法。 4、了解Quartus II 软件的编程下载及引脚锁定的方法。 5、了解Quartus II宏功能模块的使用方法。 二、实验的硬件要求： 1、EDA/SOPC实验箱。 2、计算机。 三、实验原理 见附件《Quartus设计的一般步骤》、《元件例化和调用的操作步骤》、《QuartusII基于宏功能模块的设计》 四、实验内容： 1、用原理图方式设计1位二进制半加器半加器。 新建一个工程“HalfAdder”，选择芯片“Cyclone III EP3C16Q240C8”，建立原理图如图1-1，保存为“HalfAdder.BDF”。 图1-1 半加器电路图 编译工程。 建立波形文件，对半加器电路分别进行时序仿真和功能仿真，其波形如下： 图1-2半加器时序仿真波形，注意观察输出延时，以及毛刺的产生原因 图1-3半加器功能仿真波形 2、原理图层次化设计。 新建一工程，取名“FullAdder”；将上面设计的半加器“HalfAdder.BDF”复制到当前工程目录，并生成“符号元件”HalfAdder.BSF。 建立一个原理图文件，取名“FullAdder.BDF”，利用“符号元件”HalfAdder.BSF及其它元件设计全加器电路如下图：

用功能仿真测试全加器的逻辑功能。 图1-5 全加器功能仿真波形 图1-6是输入输出信号与FPGA连接示意图，图中用到了“拨档开关”作为输入，“LED 显示模块”显示输出值。表1-1是本实验连接的FPGA管脚编号。