orcad原理图中常见DRC错误的取缔方法
用“取缔”一词，是源自《嘻哈四重奏》里面卢导的口头禅，哈哈借用一下！大多数DRC warning甚至某些error可以忽略不计，不影响生成网表，但是要想成为一名成熟的电子工程师，你可以忽略某些错误，但是必须懂得为什么会产生这些错误，如何取缔掉这些错误，这样才能控制这些错误的作用范围，不致影响系统整体的设计。
1、养成好习惯，先做Annotate，后做 ERC 检查，避免元器件重名；
2、切记不要随意从其他page中拷贝元器件，这样容易在ERC检查时导致以下三个错误：
例如从
这个图（来源于另一个page）中拷贝C209这个电容到下面page中，ERC检查出现了以下三个错误：
ERROR: [DRC0010]
Duplicate reference
C209
ERROR: [DRC0031]
Same Pin Number connected to more than one net.
Ctrl_ultrasound_launch/C209/1 Nets: 'GND' and '5V_A4'.
ERROR: [DRC0031]
Same Pin Number connected to more than one net.
Ctrl_ultrasound_launch/C209/2 Nets: '9V_A1' and 'GND'.
解决方法：先做annotate，所有元器件重新编号，再做ERC检查，这样避免不同页面元器件重名而导致网络连接在一起，可以直接解决以上3个错误！
WARNING：[DRC0003]
Port has a type which is inconsistent with other ports on the net TMCL 解决方法：Net TMCL两端的端口类型冲突，修改一下type就好了！
ERROR: [DRC0004]
Possible pin type conflict
U5,Vout Output Connected to Power
解决方法：把芯片的pintype由output换成passive
WARNING：[DRC0004]
Possible pin type conflict E2,1 Bidirectional Connected to Output: BENCH, C (0.40, 10.10)
解决方法：
These errors are produced based on the settings in the ERC matrix. If you've finished your design and you think that the connections are correct after you've checked all these errors, you can change the settings in the ERC matrix to remove them from the Design Rules Check.
To change the ERC matrix:
1.Select the schematic page in the Project Manager.
2.Choose Design Rules Check from the Tools menu, then select
the ERC matrix tab.
3.Make changes to the matrix, then click OK. When you click OK,
Design Rules Check will run with the new settings.
简单来说就是修改ERC matrix，来控制ERC检查，这样就提高了容错能力，更容易通过，但前提是对自己的设计要有把握，
确保正确。
WARNING：[DRC0006]
Net has fewer than two connections A01
解决方法：网络标号只有一处，没有配对的，或者网络标号命名有差别，注意必须命名相同才表示连接。
WARNING：[DRC0006]
Net has fewer than two connections
5V_A2
解决方法：这个warning的产生在于一页原理图上电源bar只有一次连接点，这样就会报
错，通常可以忽略，或者在芯片的电源引脚旁边加一个0.1uF的bypass 电容接地就
ＯＫ，这种设计习惯也是比较好的，只要名称相同，不同页的电源bar 就是相连的。
ERROR：[DRC0007]
Net has no driving source A01-PC
解决方法：总线网络标号有问题，即总线的标号必须与总线名中的一致，例如总线名为：A[0..5]，那么总线的分支网络标号就只能取A0、
A1、……A5中间的一部分或者全部，而不能超出或者改成其他的。
WARNING：[DRC0008]
Two nets in the same schematic have the same name, but there is no off-page connector--〉
解决方法：you label a port or off-page connector with a name that is used by a power symbol or power pin on the schematic. It would be best to replace the port with a power symbol to transfer power through the design. If you have verified that there are no connectivity problems when running the netlist, you can ignore this warning.
ERROR: [DRC0026]
This reference has already been assigned to a different package type. U1
解决方法：检查U1各个部分part reference还有封装有没有不同的ERROR: [DRC0027]
Other parts in this package have different values or PCB footprints.
U1--〉
解决方法：检查U1各个部分part reference还有封装有没有不同的
ERROR: [DRC0029]
Bus has no name and therefore defines no signals.
N9792615
解决方法：再总线上加上总线名称即可消除两端的DRC错误，总线命名必须和总线两端的的分支网络名相一致，即必须是分支网络名称的集合。
如果在原理图中Ctrl+F找不到出现DRC错误的Net，或出现DRC错误的Net的坐标超出图纸范围，则应把原理图的Page Size放大，有可能是因为当初画图时某些器件忘记删掉就直接调整图纸大小了。。。确实很低级的错误
这篇东西也参考了网上很多文章和论坛里面的一些问题和解答，由于自己做得辛苦，所以就综合一下子，结合自己的理解和过程，希望初学的朋友不再对DRC 检查迷茫，当然这些内容也不全，后续碰到了其他warning和error再补上来。
OrCAD Capture CIS Cadence原理图绘制
OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................
PCB设计当中常见的问题
问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜覆盖了,请问专家是否搞错了,你能不能试一下 复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因为那是一个元件）将安全间距设置成1MIL，再覆铜，然后移动覆铜，程序会询问是否重新覆铜，回答NO。 问：画原理图时，如何元件的引脚次序？ 复：原理图建库时，有强大的检查功能，可以检查序号，重复，缺漏等。也可以使用阵列排放的功能，一次性放置规律性的引脚。 问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？复：合理设置元件网格，再次优化走线。 问：用PROTEL画图，反复修改后，发现文件体积非常大（虚肿），导出后再导入就小了许多。为什么？？有其他办法为文件瘦身吗？ 复：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文件大，你用WINZIP压缩一下就很小。不会影响你的文件发送。 问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？谢谢！ 复：不能自动完成，可以利用编辑技巧实现。 liaohm问：如何将一段圆弧进行几等分？ fanglin163答复：利用常规的几何知识嘛。EDA只是工具。 问：protel里用的HDL是普通的VHDL 复：Protel PLD不是，Protel FPGA是。 问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？ 复：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离带方式。也可以用修补的办法。 问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？复：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果 复：视设计而定。 问：Protel DXP的自动布线效果是否可以达到原ACCEL的水平？ 复：有过之而无不及。
ORCAD使用中常见问题汇集及答案
1、什么时FANOUT布线？ FANOUT布线：延伸焊盘式布线。 为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。 2、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy后可进入 子图，现在子图已画好，如何在顶层中自动生成PORT？而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT） 阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。 3、只是想把板框不带任何一层,单独输出gerber文件.该咋整? 发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也 可以在设定板框时，尝试单独将obstacle type 设定为board outline,将obstacle layer设定 为 notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件 4、层次原理图，选中，右键，Descend Hierarchy，出现错误：Unable to descend part.？ 建议重新设置层级、重新设置属性后就可以了 5、层次原理图是什么概念呢？ 阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，不仅可以使设计版图简洁，而且便于其他设计引用 6、有关ORCAD产生DEVICE的问题 用ORCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出，悬空的PIN在DEVICE里的PINCOUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空 没有显示）这样的话，做封装的时候很容易做错，如果没有DATA SHEET的话。 怎么样才能避免这个问题呢？在ORCAD里面如何显示元件的全部PIN呢？ 原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了。找DATASHEET建封装 库吧 7、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN的长短， 以及GRID的间距？ pin的长短：选择元件点击鼠标右键，edit part,选择管脚鼠标右键/edit properties/shape. name、number 字体大小是固定的，无法修改。 8、请问如何在orcad中填加新的元器件 方法一: 在原理图中加好元器件后,ECO到LAYOUT图. 方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件. 9、ERROR: [DRC00031] Package has same name but different source library
orcad原理图中常见DRC错误的取缔方法
orcad原理图中常见DRC错误的取缔方法用“取缔”一词，是源自《嘻哈四重奏》里面卢导的口头禅，哈哈借用一下～大多数DRC warning甚至某些error可以忽略不计，不影响生成网表，但是要想成为一名成熟的电子工程师，你可以忽略某些错误，但是必须懂得为什么会产生这些错误，如何取缔掉这些错误，这样才能控制这些错误的作用范围，不致影响系统整体的设计。 1、养成好习惯，先做Annotate，后做 ERC 检查，避免元器件重名; 2、切记不要随意从其他page中拷贝元器件，这样容易在ERC检查时导致以下三个错误: 例如从 这个图(来源于另一个page)中拷贝C209这个电容到下面page中，ERC检查出现了以下三个错误: ERROR: [DRC0010] Duplicate reference C209 ERROR: [DRC0031]
Same Pin Number connected to more than one net. Ctrl_ultrasound_launch/C209/1 Nets: 'GND' and '5V_A4'. ERROR: [DRC0031] Same Pin Number connected to more than one net. Ctrl_ultrasound_launch/C209/2 Nets: '9V_A1' and 'GND'. 解决方法:先做annotate，所有元器件重新编号，再做ERC检查，这样避免不同页面元器件重名而导致网络连接在一起，可以直接解决以上3个错误～WARNING: [DRC0003] Port has a type which is inconsistent with other ports on the net TMCL 解决方法:Net TMCL两端的端口类型冲突，修改一下type就好了～ERROR: [DRC0004] Possible pin type conflict
ORCAD原理图绘制规范初稿
原理图绘制规范初稿 1、图纸规则： 1）、建立工程文件，工程文件名称格式“项目名称-版本号”，如SE80SM-D1-1.0； 2）、建立原理图页，每页原理图名称定义为原理图链路名称，为了使原理图按照顺序显示，链路名称前面加01_、02_...；如果同一功能分多页原理图，通过后缀01、02… 区分，如下图所示；
图1：原理图名称示例 3）、根据原理图选择图纸幅面，常用幅面为A（9.7*7.2inches）、B（15.2*9.7inches）、C （20.2*15.2inches），原理图名称、版本、日期等位于右下角，如下图所示；
图2：原理图信息格式示例 字体格式：项目名称宋体9#字 Title Times New Roman 8 DATE Times New Roman 8 Rev Times New Roman 8 Sheet Times New Roman 8 2、器件符号及注释规则： 1）、原理图中的器件符号选用公司标准原理图库中的符号，检查原理图库是否带有封装信息，如果缺少需要补全信息再使用； 2）、保证原理图中出现的器件就是实际使用的器件，位号及芯片名称尽量靠近器件放置，并且尽量整齐；横向放置时位号和参数标识要求放置于元件上方；竖立放置时位号和参数标识要求放置于元件的左方；对于四面都有引脚符号较大的器件，芯片名称可放置在芯片符号中间空白处，如下图所示： 图3：原理图位号及名称格式示例 3）、器件符号设计，按照功能区分，并尽量符合信号流程，便于读图，如输入引脚放置芯片左端，输出放置芯片右端，电源在上端，地在下端等；如果器件有多个电源，电源不得设置为隐藏，要全部显示出来；
OrCAD绘制原理图规范
OrCAD绘制原理图规范 文件建立 1. 原理图命名参考文档命名规范，示意如下： 2. 对于有一定规模的设计采用多页设计的原则，按照功能模块分页设计。 3. 页面尺寸一般选择B(单位:英寸),如果单页内容较多，可选择C。 4. 在原理图根目录下放置系统框图(1System:System Block Diagram)，原理图修改记录页(2Memo:Hardware Modify Record)，以及多页层次连接关系(3Symbol: System Symbol)。示例如下：
5. 多页原理图命名增加编号确定页面显示顺序，如01Decoder，02Memory,03AV 等。 6. 采用统一的页面标题块(TitleBlock)，正确标识各部分，如项目标题，功能模块名称，页码等。 元器件编号及数值标识 1. 元器件编号命名前缀： 电阻：R 排阻：RN 电容：C 电解电容：EC 电感：L 磁珠：FB 芯片：U 模块：MOD 或U 晶振：X 三极管：Q 或T (普通小信号放大管采用Q 为前缀，MOSFET 管采用T 为前缀标识) 二极管：D 整流二极管：ZD 发光二极管：LED 连接器：CON 跳线：J 开关：K 或SW 电池：BAT … 固定通孔：MH Mark 点：H 测试点：TP 2. 各分页元器件标号采用3 位数标识方法，第一位数表示页号，后两位数表示页内编码。如R115,U203等。 3. 电阻电容类元器件默认封装为贴片0603，如有封装，功率，精度要求的，需标记清楚。如 100,0805或1R0,1/4W，8R2,1%等 4. 电阻电容类元器件设计值使用有效数字位形式标记。如100K 电阻标记为104，8.2 Ohm 电阻标记为8R2，10 Ohm 电阻标记为10R 或100；4p 电容标记为4C0，22p 电容标志为22C 或220，0.1uF 电容标记为104 等。 5. 原理图设计中为调试，测试，或者作为选项的电路部分的元器件，在标识值的时候，增加NI(Not Install)标识。示例见下。 6. Connector 有极性的原理图上需标识，如公头DB9 标记为DB9M (Male)，母头的标记为DB9F (Famale) 绘图 1. 建立统一元器件库，原理图使用到的元器件从统一的库文件中调用。 2. 连接多页面的端口从页面左上角开始向下放置，端口连接线长度统一为8 个
自下而上画OrCAD层次原理图实例
目录 自下而上画OrCAD层次原理图实例 (1) 层次原理图的优点 (1) 效果比较（先有分部分的原理图，后生成总模块图） (2) 实例逐步实现自下而上实现层次原理图 (3) 自下而上画OrCAD层次原理图实例 层次原理图的优点 在层次原理图设计中，能在总模块图中清晰的看到各模块之间的信号连接关系，能通过右键相应模块，选择“Descend Hierarchy”进入相应模块的原理图，非常方便。 而且在相应的模块原理图中，也可以通过右键图纸，选择“Ascend Hierarchy”回到模块设计原理图。
效果比较（先有分部分的原理图，后生成总模块图）先对比一下先后的效果： 总模块图如下（注：还没有连接各模块之间的信号）
实例逐步实现自下而上实现层次原理图 下面逐步说明如何实现自下而上实现层次原理图的设计。 1.首先，在各原理图中添加port，如，注意输入与输出的原理图中port的名 字一定要相同。 2.在.dsn工程文件上右键，选择“New Schematic”，输入总模块名称，这里为“All”。 3.右键刚生成的模块，选择“Make Root”，指定其处于root。
4.会看到“All”已经处于root。右键“All”，选择“New Page”,生成总模块原理图，在出现的对话框中，添加原理图名称，这里命名为“AllModule”。 5.重复步骤2，建立“BlueTooth”模块文件夹，并将原理图文件“BlueTooth”拖到该模块文件夹下。 6.打开总模块原理图文件“AllModule”，菜单“Place”->“Hierarchical Block”, 在出现的对话框中输入相应信息，如上图。 7.在原理图上按下鼠标左键拖动出一个矩形框，即模块，如下图。
ORCAD使用中常见问题汇集及答案
ORCAD使用中常见问题汇集及答案 1、什么时FANOUT布线？ FANOUT布线：延伸焊盘式布线。 为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。 2、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy后可进入子图，现在子图已画好，如何在顶层中自动生成PORT？而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT） 阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。 3、只是想把板框不带任何一层,单独输出gerber文件.该咋整? 发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也可以在设定板框时，尝试单独将obstacle type 设定为board outline,将obstacle layer设定为notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件 4、层次原理图，选中，右键，Descend Hierarchy，出现错误：Unable to descend part.？ 建议重新设置层级、重新设置属性后就可以了 5、层次原理图是什么概念呢？ 阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，不仅可以使设计版图简洁，而且便于其他设计引用 6、有关ORCAD产生DEVICE的问题 用ORCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出，悬空 的PIN在DEVICE里的PINCOUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空没有显示）这样的话，做封装的时候很容易做错，如果没有DATA SHEET的话。 怎么样才能避免这个问题呢？在ORCAD里面如何显示元件的全部PIN呢？ 原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了。找DATASHEET建封装库吧 7、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN的长短，以及GRID的间距？ pin的长短：选择元件点击鼠标右键，edit part,选择管脚鼠标右键/edit properties/shape. name、number 字体大小是固定的，无法修改。 8、请问如何在orcad中填加新的元器件 方法一: 在原理图中加好元器件后,ECO到LAYOUT图. 方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件. 9、ERROR: [DRC00031] Package has same name but different source library 这是因为是什么原因? 可能是有两个元件使用相同的元件序号。（我怎么看是：相同的封装来自不同的源连接库？？） 10、为什么会出现删除管脚连带元气件一起被删除呢? 可能是你选中了元件，注意观察元件周围有没有出现虚线框
ORCAD使用技巧
1、实际使用中，同一个schematic folder下的page用port是可以实现互连的，对于总线信号的标注,要加注off-page，而且都是有方向的，但方向性不会影响网表的生成，在做DRC 时会有警告。 IC的datasheet一般是从生产商的网站上down的，中文网站中https://www.sodocs.net/doc/d814484016.html,/的资料库较全，可以试试看，引脚的方向是指的type吗，若不做仿真就不用管它。 2、FANOUT布线：延伸焊盘式布线。 为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。 3、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy后可进入子图，现在子图已画好，如何在顶层中自动生成PORT？而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT） 阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。 4、只是想把板框不带任何一层,单独输出gerber文件.该咋整? 发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也可以在设定板框时，尝试单独将obstacle type 设定为board outline,将obstacle layer设定为notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件 5、层次原理图，选中，右键，Descend Hierarchy，出现错误：Unable to descend part.？ 建议重新设置层级、重新设置属性后就可以了 6、层次原理图是什么概念呢？ 阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，不禁可以是设计版图简洁，而且便于其他设计引用 7、有关ORCAD产生DEVICE的问题 用ORCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出，悬空的PIN在DEVICE里的PINCOUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空没有显示）这样的话，做封装的时候很容易做错，如果没有DATA SHEET的话。 怎么样才能避免这个问题呢？在ORCAD里面如何显示元件的全部PIN呢？ 原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了。找DATASHEET建封装库吧 8、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN的长短，以及GRID的间距？ pin的长短：选择元件点击鼠标右键，edit part,选择管脚鼠标右键/edit properties/shape. name、number 字体大小是固定的，无法修改。 9、请问如何在orcad中填加新的元气件 方法一: 在原理图中加好元器件后,ECO到LAYOUT图. 方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件. 10、ERROR: [DRC00031] Package has same name but different source library 这是因为是什么原因? 可能是有两个元件使用相同的元件序号。（我怎么看是：相同的封装来自不同的源连接库？？） 11、为什么会出现删除管脚连带元气件一起被删除呢?
精--ORCAD原理图评审检查需要注意的地方
1)原理图每一个修改点使用WORD文档记录下来； 2)首先进行原理框图设计； 3)每删除一个部分时，先每根线确认是否有和其它页面网络相连的线； 4)每复制一个部分时，一定注意将其中每个有标号的网络进行检查和修改； 5)重点检查所有的电源网络是否连接到位，是否有悬空未接的网络； 6)检查主要芯片（有多个分页放置的芯片）的各个模块是否全部放置到原理图中，不要有 遗漏； 7)检查电路中各主要芯片的上电启动时序的配置是否合理,将各主要芯片中上电时序说明 分别放在原理图相关页； 8)检查哪些走线需要注意和特殊说明， a) 将关键电源及时钟走线要求说明写在图纸中， b) 每页需要注意的点写在图纸中； c) DC/DC计算公式写在图纸中，调节电阻尽量选通用的精密电阻； 9)检查所有页面中网络连接，特别是本页中只是网络名的拉线，必须单个确认，在本页中 的连接关系； 10)考虑在关键部分添加相关EMC和ESD器件； 11)新增的器件在选型时要同时考虑批量价格和交期； 12)仔细检查图纸DRC连接错误，重点看每个电源是否孤立，是否有和DC输出源相接； 13)创建的网络表是否能够通过； 14)各电源芯片根据不同工作电压对电阻进行调节和计算； 15)仔细检查每一页面中的文字描述是否需要调整和更新； 16)确定主芯片启动模式：是通过NAND FALSH还是SPI FALSH启动以及其它相关配置需要调 节的电阻； 17)和软件确定NAND FLASH和DDR使用多大内存的； 18)原理图每个器件封装检查,同型号器件是否有封装不一致（特别是0603/0402）； 19)确定主板需要几个固定螺丝孔和贴片定位孔在原理图修改更新，固定螺丝孔内径和外径 参考结构图将封装信息更新到原理图中； 20)更新每页项目命名及页码编号； 21)导出初始BOM，所有NC的器件逐个检查；更新主要器件的封装名和详细型号(芯片)， 同时检查哪些阻容值相近的可以合并，再一起更新至原理图； 22)再次全面检查一次原理图，对一些关键信号和新画的图纸进行重点检查， 23)检查完后再执行以下步骤： a)检查连接页码更新； b)DRC检查一次； c)导出网络表是否通过；
orcad原理图中常见DRC错误的取缔方法
用“取缔”一词，是源自《嘻哈四重奏》里面卢导的口头禅，哈哈借用一下！大多数DRC warning甚至某些error可以忽略不计，不影响生成网表，但是要想成为一名成熟的电子工程师，你可以忽略某些错误，但是必须懂得为什么会产生这些错误，如何取缔掉这些错误，这样才能控制这些错误的作用范围，不致影响系统整体的设计。 1、养成好习惯，先做Annotate，后做 ERC 检查，避免元器件重名； 2、切记不要随意从其他page中拷贝元器件，这样容易在ERC检查时导致以下三个错误： 例如从 这个图（来源于另一个page）中拷贝C209这个电容到下面page中，ERC检查出现了以下三个错误： ERROR: [DRC0010] Duplicate reference C209 ERROR: [DRC0031] Same Pin Number connected to more than one net. Ctrl_ultrasound_launch/C209/1 Nets: 'GND' and '5V_A4'.
ERROR: [DRC0031] Same Pin Number connected to more than one net. Ctrl_ultrasound_launch/C209/2 Nets: '9V_A1' and 'GND'. 解决方法：先做annotate，所有元器件重新编号，再做ERC检查，这样避免不同页面元器件重名而导致网络连接在一起，可以直接解决以上3个错误！ WARNING：[DRC0003] Port has a type which is inconsistent with other ports on the net TMCL 解决方法：Net TMCL两端的端口类型冲突，修改一下type就好了！ ERROR: [DRC0004] Possible pin type conflict U5,Vout Output Connected to Power
cadence元件封装及常见问题解决
Cadence 使用及注意事项 目录 1 PCB工艺规则...................................................................................... 错误!未定义书签。 2 Cadence的软件模块 .......................................................................... 错误!未定义书签。 Cadence的软件模块--- Pad Designer ............................................. 错误!未定义书签。 Pad的制作....................................................................................... 错误!未定义书签。 PAD物理焊盘介绍 .......................................................................... 错误!未定义书签。 3 Allegro中元件封装的制作................................................................. 错误!未定义书签。 PCB 元件(Symbol)必要的CLASS/SUBCLASS ................................. 错误!未定义书签。 PCB 元件(Symbol)位号的常用定义 ............................................... 错误!未定义书签。 PCB 元件(Symbol)字符的字号和尺寸 ......................................... 错误!未定义书签。 根据Allegro Board (wizard)向导制作元件封装........................... 错误!未定义书签。 制作symbol时常遇见的问题及解决方法 .................................... 错误!未定义书签。 4 Cadence易见错误总结 ...................................................................... 错误!未定义书签。 1 PCB工艺规则 以下规则可能随中国国内加工工艺提高而变化 （1）不同元件间的焊盘间隙：大于等于40mil(1mm)，以保证各种批量在线焊板的需要。 （2）焊盘尺寸：粘锡部分的宽度保证大于等于10mil，如果焊脚(pin)较高，应修剪；如果不能修剪的，相应焊盘应增大….. （3）机械过孔最小孔径：大于等于6mil。小于此尺寸将使用激光打孔，为国内大多数PCB厂家所不能接受。 （4）最小线宽和线间距：大于等于4mil。小于此尺寸，为国内大多数PCB 厂家所不能接受，并且不能保证成品率！ （5）PCB 板厚：通常指成品板厚度，常见的是：、1mm、、、；材质为FR-4。当然也有其它类型的，比如：陶瓷基板的… （6）丝印字符尺寸：高度大于30mil，线条宽大于6mil，高与宽比例3:2 （7）最小孔径与板厚关系：目前国内加工能力为：板厚是最小孔径的8~15倍，大多数多层板PCB 厂家是：8~10倍。举例：假如板内最小孔径（如：VIA）6mil，那么你不能要求厂家给你做厚的PCB 板，但可以要求或以下的。 （8）定位基准点：用于给贴片机、插件机等自动设备取基准点，用20mil直径的表贴实心圆盘(需要被SOLDERMASK，以便铜裸露或镀锡而反光)。分布于顶层(TOP) 的板边对脚线、底层(BOTTOM)的板边对脚线，
OrCAD_Capture_CIS原理图设计教程
OrCAD Capture CIS 原理图设计教程
目录 第1章概述 (4) 1.1原理图设计基本过程 (4) 1.2原理图编辑窗口 (6) 1.2.1主命令菜单 (6) 1.2.2工具栏 (11) 1.3本章小结 (13) 第2章原理图绘制 (14) 2.1添加元件库及放置元件 (14) 2.1.1添加元件库 (14) 2.1.2放置普通元器件 (16) 2.1.3放置电源和地 (17) 2.1.4元件的基本操作 (17) 2.2创建电气连接 (18) 2.2.1在同一个页面创建电气互联 (18) 2.2.2在不同页面之间创建电气互联 (19) 2.2.3使用总线创建连接 (20) 2.3原理图绘制的其它操作 (21) 2.3.1放置文本 (21) 2.3.2放置图形 (22) 2.4打印原理图 (22) 2.4.1原理图页的相关操作 (22) 2.4.2原理图设置及打印 (22) 2.5本章小结 (24) 第3章原理图的后处理 (25) 3.1检验原理图 (25) 3.1.1原理图初步检查 (25) 3.1.2设计规则检查 (26) 3.2原理图的添加修改 (27) 3.2.1批量替换 (28) 3.2.2批量更新 (28) 3.2.3元器件编号 (28) 3.3添加封装属性 (32) 3.3.1单个添加 (32) 3.3.2批量添加 (33) 3.4生成网表与元件清单 (34) 3.4.1生成网表 (34) 3.4.2生成元件清单 (36) 3.5单元小结 (38) 第4章层电路设计 (39) 4.1拼接式电路 (39) 4.2分层式电路结构 (39) 4.3简单分层式电路图的绘制 (39) 4.4复合分层式电路图的绘制 (44)
PSpice常见错误
OrCAD/PSpice常见错误 在PSpice仿真过程中有时会遇到一些错误，本文主要介绍解决这些错误的方法。 ◆上海库源电气科技有限公司 ◆PSpice技术支持中心: https://www.sodocs.net/doc/d814484016.html, ◆技术支持热线：4006-535-525 ◆Mail: support@https://www.sodocs.net/doc/d814484016.html, ◆Web：https://www.sodocs.net/doc/d814484016.html, 2011-10-12
PSpice仿真现在的应用越来越广泛，那么如何才能用好PSpice，如何才能在使用PSpice的时候避免一些简单的错误，这就显得非常重要。下面介绍一下PSpice应用常见的集中错误类型及其解决方案。 在介绍之前，我们先简单说明一下PSpice仿真必须要满足的三个条件： 参与仿真的所有元器件必须要有PSpice模型 如果使用软件自带的元器件库，那么必须使用C:\Cadence\SPB_16.5\tools\capture\library\pspice这个路径下的库文件，这里面的所有元器件都是具有PSpice模型的。如果使用自建的元器件，那么必须保证*.lib和*.olb两个文件的同时存在。 原理图中必须要有名称为0的参考地 Capture原理图库中有好几个接地符号，但是在用于PSpice仿真的时候，只能使用名称为0的接地符号，如下图所示： 原理图中必须要有电源 PSpice仿真中的电源分为可用于瞬态（时域）仿真的电源，可用于交流扫描分析的电源和可用于直流仿真的电源。这些电源在使用的时候必须要搞清楚。 接下来我们来介绍常见的PSpice仿真错误。 1.Missing ground ERROR – Node
Orcad Capture CIS原理图常用快捷键
Orcad Capture CIS原理图常用快捷鍵 CIS Explore Ctrl+T ab 切换到原理图页面而不关闭CIS Explore CIS Explore Ctrl+Shift+Tab 切换到原理图页面而不关闭CIS Explore 原理图页面编辑CTRL+A 全选所有 原理图页面编辑 B 放置总线BUS 原理图页面编辑 E 放置总线BUS的分支Entry 原理图页面编辑 F 放置电源符号 原理图页面编辑G 放置GND符号 原理图页面编辑J 放置连接点 原理图页面编辑N 放置网络别名 原理图页面编辑P 放置元件(从元件库) 原理图页面编辑T 放置文本Text 原理图页面编辑W 放置电气连线 原理图页面编辑Y 放置图形连线 原理图页面编辑X 放置无连接符号 原理图页面编辑F7 记录宏操作 原理图页面编辑F8 回放宏操作 原理图页面编辑F9 配置宏操作 元件库编辑(绘图) CTRL+B 跳转至前一个part 元件库编辑(绘图) CTRL+N 跳转至后一个part 原理图页面及元件库编辑CTRL+E 编辑属性 原理图页面及元件库编辑CTRL+F 查找 原理图页面及元件库编辑CTRL+T 吸附格点设置 原理图页面及元件库编辑CTRL+Y 重做(恢复) 原理图页面及元件库编辑CTRL+Z 撤销 原理图页面及元件库编辑F4 重复操作 原理图页面及元件库编辑 C 以鼠标指针为中心 原理图页面及元件库编辑H 水平镜像 原理图页面及元件库编辑I 放大 原理图页面及元件库编辑O 缩小 原理图页面及元件库编辑R 旋转 原理图页面及元件库编辑V 垂直镜像 原理图页面及元件库编辑 E 结束连线、BUS、图形连线
解决WIN7下OrCAD Capture不显示窗口的问题
win7下Capture CIS窗口还原问题.OrCAD软件打不开只有最小化图标的解决办法 Orcad 打开之后,无法显示窗口,只显示在任务栏,解决办法 打开C:\Cadence\SPB_16.3\tools\capture\capture.ini 把 [WindowPlacement] Max Position...=(-1,-1) Min Position...=(-1,-1) Normal Position=(32,14,941,930) Show...........=ShowNormal 删除就可以 win7下Capture CIS窗口还原问题.OrCAD软件打不开只有最小化图标的解决办法 最近发现我的OrCAD打开之后，只有最小化图标，纠结和N久，今天终于找到了解决方法出现这种问题的原因是关闭OrCAD软件的时
候，并不是点击OrCAD软件右上角的关闭窗口图标，而是在OrCAD 最小化的情况下，在任务栏的OrCAD图标上右键-->关闭窗口，这样在下一次打开OrCAD的时候，默认显示的是上一次打开时的窗口，即最小化显示。在Win XP系统下，这个问题比较好解决，在最小化的窗口上右键，选择最大化即可将OrCAD最大化，但是在Win 7系统下，任务栏最小化的窗口上右击没有最大化选项，坑爹啊 用win+Tab键来切，可以看见ORCAD软件是打开的，但是是最小化的 使用任务管理器最大化也不顶用 这个问题终于被我找到了解决办法： 用记事本打开OrCAD的配置文件 D:\Cadence\SPB_16.3\tools\capture\CAPTURE.ini，找到[Window Placement]配置选项，将窗口大小改为默认大小 [Window Placement] Max Position...=(-1,-1) Min Position...=(-32000,-32000) Normal Position=(138,105,1176,877) Show...........=ShowNorma
cadence原理图设计
本文简要介绍了cadence原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 下面举例说明： 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图: cadence 将会以你所填入的project name 如：myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib
点击下一步 Available Library：列出所有可选择的库。包括cadence 自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。其中： libcdma 目录为IS95 项目所用的器件库。libcdma1 目录为IS95 项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下，即：D：libcdma , D：libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击 Edit 编辑cds.lib 文件。添入以下语句: define libcdma d:libcdma define libcdma1 d:libcdma1 则库libcdma , libcdma1 被加入Availiable Library 项内。如下图：
ORCAD 原理图设计规范
一、原理图的构成 原理图分为“封面、方框图、注解信息、图纸、电源管理及时序、版本升级记录”六个部分，所有的原理图都必须包括这六个部分。 1、封面 原理图的封面重点描述各张图纸的功能，对功能的描述要完整、简明扼要。此外，封面应包括如下内容： 1.1版权声明标准信息，必须在每页Title block都有；”PROPERTY NOTE:this document contains Information confidential and property to Topstar and shall not be reproduced or transferred to other documents or disclosed to others or used for any purpose other than that for which it was obtained without the expressed written consent of Topstar” 1.2产品名称； 1.3原理图对应的PCB版本号，如“Ver：A”; 1.4Design或Official release的时间; 1.5功能模块内容及其对应的图纸页码表格; 1.6设计、检查和批核人员的签名和签署日期; 2、方框图 方框图是用来简述设计的基本原理，同时描述各张图纸的功能，对功能的描述要简明扼要，任外重点描述各个功能模块之间的关系，包括如下内容： 2.1简单的功能模块示意图； 2.2用连接线和文字说明来描述模块之间的主要连接关系； 2.3各个功能块所在的图纸页码； 2.4各个功能模块工作电源。 2.5电源部分方框图反映各个电源之间的生成关系。 3、注解信息 注解信息着重罗列了电源类型和地址信息，包括如下内容： 3.1所有电源列表； 3.2ACPI电源状态； 3.3SMBUS设备和地址分布； 3.4PCI设备和设备号、设备的IDSEL#、中断、仲裁等相关信息列表； 3.5唤醒事件列表； 3.6其他的读图补充信息。 4、图纸 原理图的图纸部分是电路实现的具体方案，图纸的绘制应尽量美观，模块编排和分类清晰、可读性好、便于重复使用、风格统一。相关的元件尽量放在一张图上，能连线的尽量连线，尽量减少互连线的交叉，如果需要交叉才能连接的则用网络名称相连。图纸部分通常包括若干页的电路图，每页都有以下部分内容： 4.1从标准库提取的元器件,元件编号,vaule和footprint以及option属性。 4.2信号线、信号线名即网络名。 4.3信号线之间连接的节点。 https://www.sodocs.net/doc/d814484016.html,yout特殊要求 1)元件摆放位置要求,设计环节为了保证设计初衷的落实，对相关环节的要求应该 以文字形式表达出来。 2)对于电流不小于50mA的网络一定要标明电流大小，如：14.7Amp，以方便CAD 布局、布线和规定线宽。特殊线宽要求，需要标注。 3)信号的上拉下拉电阻、滤波电容等，尽量与相应的器件放在同一张图上，以方
相关文档
- ORCAD原理图绘制规范初稿
- OrCAD_Capture_CIS原理图设计教程
- OrCAD绘制原理图命名规范
- OrCAD的基本操作
- OrCAD Capture CIS Cadence原理图绘制
- OrCAD经典教程全解
- cadence原理图快捷键整理
- ORCAD 原理图设计规范
- ORCAD原理图绘制规范初稿
- ORCAD原理图绘制规范初稿
- orcad使用中常见问题
- OrCAD图文教程：在原理图中搜索
- ORCAD原理图规范
- orcadcapturecis(cadence原理图绘制)
- CADENCE从原理图到PCB步骤
- 自下而上画OrCAD层次原理图实例
- cadence原理图设计
- orcad原理图检查方法
- ORCAD原理图绘制规范初稿
- orcad原理图中常见DRC错误的取缔方法