搜档网
当前位置:搜档网 › MT2502A 最新参考原理图

MT2502A 最新参考原理图

原理图参考——RK3399

Project: RK3399_BOX File:modify note

Project: RK3399_BOX File:I2C MAP

Project: RK3399_BOX File:POWER DEMAIN

54321 12v input VDD_CPU_B VDD_CENTER VDD_DDR BUCK SY8088AAC VCC_0V9 LDO3BUCK4BUCK3 BUCK2BUCK1LDO1LDO2 VCC_SYS VCC_1V8 Sensor VCC_EFUSE LDO APIO1_VDD USB_AVDD_0V9LDO VCCA_0V9 PLL_AVDD_0V9 AVDD0V9_DDRPLL TYPEC_AVDD_0V9HDMI_AVDD_0V9 EMMC APIO1/APIO3 VDDIO_WL VDDIO_WL (option) LDO Switch Buck BUCK SY8088AAC BUCK SYR837BUCK SYR838 LDO VCC3V0_SD EMMC_CORE USB2.0 HOST SW2VCC3V3_S0 SW1NC LDO8 LDO7LDO4LDO5 LDO6SY6280CAA TYPEC VCCA1V8_HDMI VCCA_1V8VCCA0V9_HDMI VCC_SDIO NC VCC_1V5VCC_3V0 NC USB3.0 HOST SY6280CAA SY6280CAA VDD_LOG VDD_CPU_L VDD_GPU Device SD WIFI BUCK LP3218 eMMC FLASH USB WIFI VCC3V3_SYS NMOS WM2016 VCC3V3_SYS PHY TYPE C USB_AVDD_1V8TYPEC_AVDD_1V8 ADC_AVDD HDMI_AVDD_1V8PLL_AVDD_1V8 Buck NB679GD 12V--5V BUCK (option) Project:File: Date:Fuzhou Rockchip Electronics Designed by: Friday, July 01, 2016POWER TREE RK3399_BOX Linus

混凝土结构设计原理试题库及其参考标准答案

混凝土结构设计原理试题库及其参考答案 一、判断题(请在你认为正确陈述的各题干后的括号内打“√”,否则打“×”。每小题1分。) 第6章受扭构件承载力 1.钢筋混凝土构件在弯矩、剪力和扭矩共同作用下的承载力计算时,其所需要的箍筋由受弯构件斜截面承载力计算所得的箍筋与纯剪构件承载力计算所得箍筋叠加,且两种公式中均不考虑剪扭的相互影响。() 2.《混凝土结构设计规范》对于剪扭构件承载力计算采用的计算模式是混凝土和钢筋均考虑相关关系。( ) 3.在钢筋混凝土受扭构件设计时,《混凝土结构设计规范》要求,受扭纵筋和箍筋 的配筋强度比应不受限制。() 第8章钢筋混凝土构件的变形和裂缝 1.受弯构件的裂缝会一直发展,直到构件的破坏。() 2.钢筋混凝土受弯构件两条裂缝之间的平均裂缝间距为 1.0倍的粘结应力传递长度。( ) 3.裂缝的开展是由于混凝土的回缩,钢筋的伸长,导致混凝土与钢筋之间产生相 对滑移的结果。( ) 4.《混凝土结构设计规范》定义的裂缝宽度是指构件外表面上混凝土的裂缝宽度。 () 5.当计算最大裂缝宽度超过允许值不大时,可以通过增加保护层厚度的方法来解决。( ) 6.受弯构件截面弯曲刚度随着荷载增大而减小。( ) 7.受弯构件截面弯曲刚度随着时间的增加而减小。() 8.钢筋混凝土构件变形和裂缝验算中荷载、材料强度都取设计值。( ) 第9章预应力混凝土构件 1.在浇灌混凝土之前张拉钢筋的方法称为先张法。( ) 2.预应力混凝土结构可以避免构件裂缝的过早出现。() 3.预应力混凝土构件制作后可以取下重复使用的称为锚具。( ) 张拉控制应力的确定是越大越好。( ) 4. con 5.预应力钢筋应力松弛与张拉控制应力的大小有关,张拉控制应力越大,松弛越小;( ) 6.混凝土预压前发生的预应力损失称为第一批预应力损失组合。()7.张拉控制应力只与张拉方法有关系。( ) 二、单选题(请把正确选项的字母代号填入题中括号内,每题2分。)

机械原理课程设计参考答辩题

机械原理课程设计答辩参考选题 I. 机构选型? 2?何谓何谓机构尺度综合? 3. 平面连杆机构的主要性能和特点是什么? 4. 何谓机构运动循环图? 5. 机构运动循环图有哪几种类型? 6. 在机构组合中什么是串联式组合? 7. 在机构组合中什么是并联式组合? 8. 在机构组合中什么是反馈式组合? 9. 平面机构的构件常见的运动形式有哪几种? 10. 举例说明有哪些机构可以实现将转动变成直线移 动。 II. 举例说明有哪些机构可以实现将转动变成摆动。 12. 举例说明有哪些机构能满足机构的急回运动特性? 13. 对于外凸凸轮,为了保证有正常的实际轮廓,其滚子半径选取有什么要求? 14. 要求一对外啮合直齿圆柱齿轮传动的中心距略小于标 准中心距,并保持无侧隙啮合,此时应采用什么传 动? 15. 在凸轮机构中,从动件按等加速、等减速运动规律运动时,有何冲击?

16. 蜗杆的标准参数在何处,蜗轮的标准参数在何处? 17. 平面四杆机构共有几个瞬心,其中有几个绝对瞬心、几个相对瞬心? 18. 在平面机构中,每个高副引入几个约束、每个低副引入几个约束?; 19. 当两构件组成转动副时,其瞬心位于何处?当构件组成移动副时,其瞬心位于何处? 20. 机械效率可以表达为什么值的比值? 21. 标准渐开线斜齿圆柱齿轮传动的正确啮合条件是什么? 22. 标准渐开线直齿圆柱齿轮的基本参数是哪几个? 23. 从机械效率的观点看,机械的自锁条件是什么? 24. 试叙机构与运动链的区别? 25. 试计算所设计机构的自由度。 26. 试说明所设计机构的工作原理。 27. 四杆机构同样可以将旋转运动的输入变为直线运动的 输出,为什么有的摇摆式输送机要采用6杆机构? 28. 机械原理课程设计的任务一般可分为几个部分? 29. 机械原理课程设计的方法原则上可分为几类? 30. 机械运动方案设计主要包括哪些内容? 31. 执行机构按运动方式及功能可分为几类?

硬件电路原理图设计审核思路和方法

硬件电路原理图设计审核思路和方法 1、详细理解设计需求,从需求中整理出电路功能模块和性能指标要 求; 2、根据功能和性能需求制定总体设计方案,对CPU进行选型,CPU 选型有以下几点要求: a)性价比高; b)容易开发:体现在硬件调试工具种类多,参考设计多,软件资源丰富,成功案例多; c)可扩展性好; 3、针对已经选定的CPU芯片,选择一个与我们需求比较接近的成功 参考设计,一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证,比如440EP就有yosemite开发板和 bamboo开发板,我们参考得是yosemite开发板,厂家最后公开给用户的参考设计图虽说不是产品级的东西,也应该是经过严格验证的,否则也会影响到他们的芯片推广应用,纵然参考设计的外围电路有可推敲的地方,CPU本身的管脚连接使用方法也绝对是值得我们信赖的,当然如果万一出现多个参考设计某些管脚连接方式不同,可以细读CPU芯片手册和勘误表,或者找厂商确认;另外在设计之前,最好我们能外借或者购买一块选定的参考板进行软件验证,如果没问题那么硬件参考设计也是可以信赖的;但要注意一点,现在很多CPU 都有若干种启动模式,我们要选一种最适合的启动模式,或者做成兼容设计;

4、根据需求对外设功能模块进行元器件选型,元器件选型应该遵守 以下原则: a)普遍性原则:所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片,减少风险; b)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,减少成本; c)采购方便原则:尽量选择容易买到,供货周期短的元器件; d)持续发展原则:尽量选择在可预见的时间内不会停产的元器件;e)可替代原则:尽量选择pin to pin兼容种类比较多的元器件;f)向上兼容原则:尽量选择以前老产品用过的元器件; g)资源节约原则:尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改,修改时对于每 个功能模块都要找至少3个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地少数服从多数,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计;这是整个原理图设计过程中最关键的部分,我们必须做到以下几点: a)对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多,成功参考设计是“前人”的经验和财富,我们理当借鉴吸收,站在“前人”的肩膀上,也就提高了自己的起点;

经典LED驱动电源参考设计大集锦(内含设计原理图、实际案例分析)

经典LED驱动电源参考设计大集锦(内含设计原理图、实际案例分析) PI公司的众多LED驱动电源解决方案中,高效率、低功耗,外围简单、可调光、高稳定性是最大的特点,涉及工业、商业、家用等应用领域。不管是应客户需求设计,还是按相关标准设计,还是基于对行业发展趋势把握所做的前瞻性设计,都同样的出色,其方案、设计、想法具有行业指引性。 其众多的驱动电源参考设计中蕴含很多电源基本理论,就算不用其公司的IC也可以作为设计参考,对工程师有超强的指导意义。 1.开关电源设计软件- PI Expert? 操作/设计指南 PI Expert可提供构建和测试工作原型所需的所有必要信息。这些信息包括完整的交互式电路原理图、物料清单(BOM)、电路板布局建议以及详细的电气参数表。PI Expert还可提供完整的变压器设计,包括磁芯尺寸、线圈圈数、适当的线材规格以及每个绕组所用的并绕线数。此外,还可生成详细的绕组机械装配说明。该程序可以将设计时间从数天缩短至几分钟。 2.采用LYTSwitch的带功率因数校正(PFC)的23 W T8电源设计 适用于430 mA V (50 V) T8灯管的隔离式、低输入电压、超薄驱动器设计(DER-338)现已推出。这款新设计采用了PI新推出的LYTSwitch? LED驱动器系列器件LYT4215E。 3.一款高功率因数、可控硅调光的非隔离LED驱动器 PI推出了一份新的设计报告((DER-364),介绍的是一款使用广受好评的LYTSwitch IC设计的高功率因数、可控硅调光的非隔离LED驱动器。其效率额定值高达85%以上,具有无闪烁调光和单向快速启动(<200 ms)的特性。 4.针对T10灯管的最新24 W LED驱动器设计 PI的一款效率达92%的24 W T10灯LED驱动器设计(DER-356)。该设计可极大简化离线式、带功率因数校正的LED电源的生产。 5.适用于可控硅调光A19灯的全新10 W PFC LED驱动器设计 PI发布的关于针对可调光A19灯的全新10 W驱动器设计(DER-328) 6.元件数最少的T8灯管LED驱动器设计–高效率、低THD PI现已推出DER-345–一款针对T8 LED灯的低输入电压、非隔离、高效率、高功率因数LED驱动器设计。 7.适用于A19替换灯的14.5 W可控硅调光的非隔离LED驱动器 Power Integrations的LED设计(DER-341) –适用于A19 LED灯的非隔离式、高效率、高功率因数(PF) LED驱动器。这款新的LED驱动器采用LinkSwitch-PH系列IC中的LNK407EG器件设计而成。

原理图设计规范(1)

原理图设计规范

目录 目录-------------------------------------------------------------------------------------------------------------2第1章硬件原理图设计规范--------------------------------------------------------------------------------------3 1.1目的-----------------------------------------------------------------------------------------------------------3 1.2基本原则-----------------------------------------------------------------------------------------------------3 1.2.1原理图设计前的方案确定和基本原则-------------------------------------------------------3 1.2.2确定核心CPU-------------------------------------------------------------------------------------3 1.2.3参考成功案例--------------------------------------------------------------------------------------3 1.2.4对外围器件选型-----------------------------------------------------------------------------------4 1.2.5设计外围电路--------------------------------------------------------------------------------------4 1.3版面设计-----------------------------------------------------------------------------------------------------5 1.3.1图幅--------------------------------------------------------------------------------------------------5 1.4元件符号及参数设置标准-------------------------------------------------------------------------------6 1.4.1常用元件位号命名规则--------------------------------------------------------------------------6 1.5元件符号-----------------------------------------------------------------------------------------------------6 1.5.1电阻参数描述--------------------------------------------------------------------------------------6 1.5.2电容参数描述--------------------------------------------------------------------------------------8 1.5.3电感、磁珠参数描述-----------------------------------------------------------------------------9 1.5.4二极管---------------------------------------------------------------------------------------------10 1.5.5三极管及场效应管------------------------------------------------------------------------------10 1.5.6其它器件------------------------------------------------------------------------------------------10 1.6元件选择---------------------------------------------------------------------------------------------------10 1.6.1元件库选取---------------------------------------------------------------------------------------10 1.6.2元件放置要点------------------------------------------------------------------------------------12 1.7多张原理图------------------------------------------------------------------------------------------------13 1.8版面布局---------------------------------------------------------------------------------------------------13 1.8.1网络标号命名------------------------------------------------------------------------------------16 1.8.2总线式原理图画法------------------------------------------------------------------------------17 1.8.3CPU画法标准------------------------------------------------------------------------------------17 1.8.4其他------------------------------------------------------------------------------------------------18 1.9注意---------------------------------------------------------------------------------------------------------19 1.10复杂电路设计技巧-------------------------------------------------------------------------------------20 1.11原理图检查-----------------------------------------------------------------------------------------------21 1、原理检查:-------------------------------------------------------------------------------------------21 2、BOM检查:-----------------------------------------------------------------------------------------21 1.12原理图评审:---------------------------------------------------------------------------------------------21

设计学原理参考

设计学原理参考

设计学原理部分试题参考 选择题 1.意大利艺术家和作家被尊称为“西方艺术史之父”的是乔瓦.萨里。他所谓的艺术是绘画,雕塑和建筑。 2.设计学就是研究设计历史与理论的学科,古代中国先哲写的《考工记》。 3.包豪斯学校设立建筑学系 4.设计使家通常又是美术史家或建筑史家5.现代设计史之父的佩夫斯纳,他的著作有《现代运动的先锋》 6.被尊称“无名的美术史”是吉迪恩。他的著作《机械化决定作用》 7.荷家私的著作《美的分析》为最早的设计理论专著 8.琼斯的经典著作《装饰的基本原理》 9.普金的《尖顶建筑或基督教建筑原理》提倡复兴哥特式风格,拉斯金是设计批评,他的著作《建筑的七盏明灯》时间19世纪。 10.莫里斯领导过工艺美术运动 11.格迪斯著名的《地平线》大力赞扬机器时代。12.莎利文发表了《论文集》,里面的名言是“形

西蒙,他的著作是《有关人工的诸种科学》21.中国新石器时代的设计,除了石器工具的设计以外,还有一个重要的设计领域就是陶器用具的设计。中国陶器出现的时期(新石器时代)22.黄河中上游仰韶文化和马家窑文化为中心的彩陶和续之而起的黄河下游龙山文化为中心的 黑陶,以及长江以南东南广大地区的几何印纹陶。 23.黑陶是龙山文化的象征,山东龙山文化的黑陶素有“蛋皮陶”之称。仰韶文化半坡类型的尖底瓶汲水器,基本形状为小口,尖底,腹部置有双耳。 24.彩绘是我国新石器时代制陶工艺中最为成功的一种装饰设计手法。 25.生活在长江流域多水地区的人们,设计建造了下层架空,上层居住的干栏式建筑,并且采用(75页)结构。 26.中国的丝织品的发源地“缯国” 27西周时期发明了瓦,春秋时期发明了砖。仿制品最早在中国出现。 28中国喜欢运用成语概括,雕梁画栋,红黄蓝。

原理图设计规范

迈腾电子(深圳)有限公司 硬件原理图设计规范 本文件属迈腾电子(深圳)有限公司之管制文件,除非得到书面授权,任何 人不得随意复制或发行。 撰写: 审核: 核准: 文件编号: 版别: A/0 总页数: 10页 生效日期: 2012-07-31 编制单位:研发部

文件修订履历表 文件名称: 硬件原理图设计规范 编号: 编制单位: 研发部 项 次 修订 日期 原 版 本 新 版 本 生效 日期 修 订 页 总 页 数 修订内容 撰写人 FM017/REV:0 保存期:三年

目录 1.0 目的 (2) 2.0 范围 (2) 3.0 参考文件 (2) 4.0 定义 (2) 5.0 职责 (2) 6.0 程序与设计要求 (2) 6.1 任务受理及制定设计计划 (2) 6.2 常用元器件命名规则 (3) 6.3原理图目录命名及要求 (4) 6.4 元器件属性及摆放 (5) 6.5 电阻电容值标示规则 (10) 6.6 生成网表 (11)

硬件原理图设计规范 1.0 目的 1.1 本规范规定了我司原理图设计的流程和设计原则,主要目的是为原理图设计者提供必须 遵循的规则和约定。 1.2 提高原理图的质量和效率,提高原理图的可生产性、可维护性。 1.3 加强多人协作的可行性,及后期修改维护。 2.0 范围 适用于我司原理图设计工作 3.0 参考文件 无 4.0 定义 无 5.0 职责 5.1 研发 5.1.1研发设计人员负责新产品设计的技术指导和管理,审核各项资料及文件,并负责确 定该产品是否符合有关指定要求。 5.1.2研发设计人员负责新产品有关设计,制定有关设计中所涉及的资料及文件(如图纸及 规格等) ,并参与测试及审阅该产品是否符合有关指定要求。 5.1.3 研发设计人员对环保产品的设计时,必须选择符合ROHS环保要求、符合安规要求 及WEEE产品回收要求的零部件。 6.0 程序与设计要求 6.1 任务受理及制定设计计划 6.1.1 仔细审读原理图,理解电路的工作条件。如模拟电路的工作频率,数字电路的工作速 度等与布线要求相关的要素。理解电路的基本功能、在系统中的作用等相关问题。 6.1.2 在与原理图设计者充分交流的基础上,确认板上的关键网络,如电源、时钟、高速总 线等,了解其布线要求。理解板上的高速器件及其布线要求。 6.1.3 根据《硬件原理图设计规范》的要求,对原理图进行规范性审查。

Marvell 935参考设计原理图

1s 3y k j f 0u i g 8r i i o y 40g 3a 4n w o k 8d p -g b g 7v 3p y * S h e n z h e n L a n x u s E l e c t r o n i c s * U N D E R N D A # 12121951 M A R V E L L C O N F I D E N T I A L - U N A U T H O R I Z E D D I S T R I B U T I O N O R U S E S T R I C T L Y P R O H I B I T E D

1s 3y k j f 0u i g 8r i i o y 40g 3a 4n w o k 8d p -g b g 7v 3p y * S h e n z h e n L a n x u s E l e c t r o n i c s * U N D E R N D A # 12121951 M A R V E L L C O N F I D E N T I A L - U N A U T H O R I Z E D D I S T R I B U T I O N O R U S E S T R I C T L Y P R O H I B I T E D

1s 3y k j f 0u i g 8r i i o y 40g 3a 4n w o k 8d p -g b g 7v 3p y * S h e n z h e n L a n x u s E l e c t r o n i c s * U N D E R N D A # 12121951 M A R V E L L C O N F I D E N T I A L - U N A U T H O R I Z E D D I S T R I B U T I O N O R U S E S T R I C T L Y P R O H I B I T E D

硬件电路原理图设计规范

硬件电路原理图设计规范 1、详细理解设计需求,从需求中整理出电路功能模块和性能指标要求; 2、根据功能和性能需求制定总体设计方案,对CPU进行选型,CPU选型有以下几点要求: a)性价比高; b)容易开发:体现在硬件调试工具种类多,参考设计多,软件资源丰富,成功案例多; c)可扩展性好; 3、针对已经选定的CPU芯片,选择一个与我们需求比较接近的成功参考设计,一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证,比如440EP就有yosemite开发板和bamboo开发板,我们参考得是yosemite开发板,厂家最后公开给用户的参考设计图虽说不是产品级的东西,也应该是经过严格验证的,否则也会影响到他们的芯片推广应用,纵然参考设计的外围电路有可推敲的地方,CPU本身的管脚连接使用方法也绝对是值得我们信赖的,当然如果万一出现多个参考设计某些管脚连接方式不同,可以细读CPU 芯片手册和勘误表,或者找厂商确认;另外在设计之前,最好我们能外借或者购买一块选定的参考板进行软件验证,如果没问题那么硬件参考设计也是可以信赖的;但要注意一点,现在很多CPU都有若干种启动模式,我们要选一种最适合的启动模式,或者做成兼容设计; 4、根据需求对外设功能模块进行元器件选型,元器件选型应该遵守以下原则: a)普遍性原则:所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片,减少风险; b)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,减少成本; c)采购方便原则:尽量选择容易买到,供货周期短的元器件; d)持续发展原则:尽量选择在可预见的时间内不会停产的元器件; e)可替代原则:尽量选择pin to pin兼容种类比较多的元器件; f)向上兼容原则:尽量选择以前老产品用过的元器件; g)资源节约原则:尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改,修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地少数服从多数,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计;这是整个原理图设计过程中最关键的部分,我们必须做到以下几点: a)对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多,成功参考设计是“前人”的经验和财富,我们理当借鉴吸收,站在“前人”的肩膀上,也就提高了自己的起点;

可控硅的工作原理和设计参考

可控硅的工作原理和设计参考 可控硅物理结构如下图所示,P-N-P-N,就象两只背靠背的三极管。我们先来分析栅极不作电气联接的情况。当可控硅阴极电位大于阳极电位,J1和J3结反偏,器件截止。当可控硅阴极电位小于阳极电位,J1和J3正偏,但J2反偏,器件仍然截止。如果J2的反偏电压达到引发雪崩击穿时,器件的导通特性就象单个正偏的PN结一样。 P 1 N ANODE P N P 图一图二图三 进而分析图三:可控硅可等效为一个PNP晶体管和一个NPN晶体管集基相联而成,T1的集电极为T2提供基极电流,T1的基极电流由外电路通过栅极加T2的集电极电流提供。如果T1、T2集基环路的增益超过单位增益(请参考晶体管增益和偏置电流的关系图)则环路电流持续保持增加,T1、T2进入饱和,可控硅被称为锁定,阳极到阴极的电流由外部偏置电路决定。因此有几种情况能使可控硅进入锁定状态。 Ic 1、超过击穿电压使可控硅进入导通 当加在可控硅阳极和阴极之间的电压超过击穿电压V BO时,可控硅导通,V BO大于器件的额定电压。在击穿电压时可控硅的阳极电流被称作为锁定电流IL。 击穿电压触发在大多数电路设计中是避免使用的。它的特点是正向电压的下降沿很陡,下降时间是栅极触发的二十分之一;但它允许的di/dt却比栅极触发的低。 2、靠漏电流使可控硅进入导通 可控硅的结温升高,漏电流也增大。如果结温允许升得足够高,使漏电流大到足以触发 可控硅体内的集基耦合正反馈环路进入锁定而导通。在结温超过Tjmax的某一温度,可控硅将不存在截止电压。 3.利用dv/dt使可控硅导通。

任何PN结都有电容,结面积越大,电容也越大。当一锯齿电压加到可控硅的阳极和阴极之间,充电电流由下式表示: ic=Cdv/dt 如果电流足够大,将引起可控硅导通。 4.利用栅极触发可控硅导通 这是一种常用的方法使可控硅导通,提供栅极电流触发可控硅体内的集基耦合正反馈环,使可控硅进入锁定状态。如图四所示。 FORWARD CURRENT ARD 当栅流大于零时,使可控硅进入导通的正向偏压小于VBO。手册上提供要保证某一可控硅可靠触发导通的栅流和偏压条件。同时,可控硅的触发特性和温度有关,所以要保证栅极触发脉冲的宽度和时间必须足够保证在所有条件下使可控硅进入锁定。 设计时注意几点: 1、电路设计上要保证dIF/dt不能超过规定指标,否则可控硅将被损坏。 2、在栅极触发电流设计上,比较好的方法是提供高速大电流过驱动脉冲(dIG/dt)(不超过额定功率), 使可控硅快速导通,怎样可提高dIF/dt的额定值。 3、一旦可控硅锁定,栅极驱动即可减小或完全取消。使用脉冲信号触发可控硅可减小栅极功耗。 4、在栅极触发方式中,触发脉冲必须持续到可控硅的阳、极之间电流超过锁定电流IL才能取消。一 旦稳定的导通状态建立,IH是维持可控硅导通的最小电流。要关断可控硅,必须使可控硅的导通电流降至IH之下。具体做法可减小可控硅两端所施加的电压。 5、下面以本公司常用型号BT151为例作一说明。在规格书中, IGT=15MA,Vd=12V,It=0.1A在电阻性 负载时的IL=40MA,TGT=2US。在下面的栅极触发参考图中可查得,有一特性曲线与其对应。为了缩小开通时间的分散性,都应采用强触发脉冲,当触发脉冲的Igtm/Igt=5—6倍时,元件的开通性能有明显的改善,这样比较恰当的强触发电流波形的前沿如下图所示.其对应的特性曲线如断态通态电压曲线中标示的with high gate current Igtm/Igt Igtm/Igt=5—6

原理图库设计指南

原理图库设计 一,工具及库文件目录结构 目前公司EDA库是基于Cadence设计平台,Cadence提供Part Developer库开发工具供大家建原理图库使用。Cadence 的元件库必具备如下文件目录结构为: Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table) Sym_1:存放元件符号 Entity:存放元件端口的高层语言描述 Chips:存放元件的物理封装说明和属性 Part-table:存放元件的附加属性,用于构造企业特定部件 我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。 二,原理图库建库参考标准 1,Q/ZX 04.104.1电路原理图设计规范-Cadence元器件原理图库建库要求 该标准规定了元件库的分类基本要求和划分规则,元器件原理图符号单元命名基本要求和规则,元器件原理图符号单元图形绘制基本要求和规则。 2,Q/ZX 04.125 EDA模块设计规范 此标准规定了全公司基于Cadence设计平台的EDA模块库的设计标准。 3,Q/ZX 73.1151 EDA库管理办法 此标准规定了公司统一的基于Cadence设计平台的元器件原理图库,封装库,仿真库和相应PCBA DFM评审辅助软件V ALOR的VPL库及相应的元器件资料的管理办法。从此标准中我们可以知道VPL建库流程,建库过程的各项职责以及VPL库的验证,维护等管理办法。 4,Q/ZX 73.1161 EDA模块库管理办法 此标准规定了全公司基于Cadence设计平台的EDA模块库的管理办法。 三,原理图库建库step by step 第一步,建库准备 在打开或新建的Project Manager中,如图示,打开Part Developer。 然后出现如下画面,

i.MX6UL 最小系统参考设计原理图

1.主图 UART1_TX UART1_RX UART2_TX UART2_RX UART3_TX UART3_RX UART4_TX UART4_RX UART5_TX UART5_RX JTAG_TCK JTAG_TMS JTAG_TDI nPOR ONOFF BOOT_MODE0BOOT_MODE1 CCM_CLK1_N CCM_CLK1_P CAN2_RX CAN2_TX CAN1_RX CAN1_TX GND 3.3V_UART PMIC_STBY_REQ PMIC_ON_REQ SD1_WP SD1_CD GPIO5_0GPIO5_1GPIO5_2GPIO5_3GPIO5_4GPIO5_5GPIO5_6GPIO5_7GPIO5_8GPIO5_9JTAG_TDO JTAG_nRST JTAG_MOD CONTROL DRAM_SDBA0DRAM_SDBA1DRAM_SDBA2DRAM_CS0_B DRAM_CS1_B DRAM_RAS_B DRAM_CAS_B DRAM_SDWE_B DRAM_SDCLK0_P DRAM_SDCLK0_N DRAM_DQM1DRAM_SDCKE0DRAM_SDCKE1DRAM_RESET_B DRAM_1V5 DRAM_VREF DRAM_DQM0DRAM_ODT1DRAM_ODT0DRAM_SDQS1_P DRAM_SDQS1_N DRAM_SDQS0_P DRAM_SDQS0_N DDR_DQ[0..15]DDR_A[0..15]GND 2.5V_DRAM DDR3 LCD_PCLK LCD_DE LCD_HSYNC LCD_VSYNC LCD_RST S D 1_D A T A 0S D 1_D A T A 1S D 1_D A T A 2S D 1_D A T A 3S D 1_C M D S D 1_C L K V D D _S D _3V 3 UART7_TX UART7_RX P W M 6_O U T P W M 5_O U T L C D _D [0..15] G N D 3.3V_LCD U A R T 8_T X U A R T 8_R X M Q S _R I G H T M Q S _L E F T LCD & SD NAND_nCE0NAND_nCE1NAND_ALE NAND_CLE NAND_nRE NAND_nWE NAND_DQS NAND_nWP NAND_nREADY NAND_D[0..7] GND 3.3V_NF 3.3V _C S I S P I 1_S C K S P I 1_S S 0S P I 1_M O S I S P I 1_M I S O S D 2_C D S D 2_W P S D 2_C L K S D 2_C M D S D 2_D A T A 0S D 2_D A T A 1S D 2_D A T A 2S D 2_D A T A 3Nand & CSI DDR_A[0..15]DDR_DQ[0..15]DDR_BA0DDR_BA1DDR_BA2DDR_RAS DDR_CAS DDR_CS DDR_WE#DDR_CKE GND DDR_DQM0DDR_DQM1VREF DDR_ODT DDR_nRST DDR_CLK_N DDR_CLK_P DDR_DQS0_P DDR_DQS1_P DDR_DQS0_N DDR_DQS1_N 1.5V_DDR DDR3 IS43TR16128A GND NAND_nRE NAND_CLE NAND_ALE NAND_nWE NAND_D[0..7] 3V3_NF NAND_nR/B NAND_nCE NAND_nWP NF MX30LF GND nRST_IN WDI nRST 3V3_WDT WDO_EN RST & WDT LCD_D[0..23] GND 3.3V_BOOT BOOT_MODE1 BOOT_MODE0BT_CFG1_7BT_CFG1_6 BOOT & CFG DRAM_2V5 DRAM_2V5 CAN1_RX CAN1_TX CAN2_TX CAN2_RX UART5_RX UART5_TX UART4_RX UART4_TX UART3_RX UART3_TX UART2_RX UART2_TX JTAG_TCK JTAG_TMS JTAG_TDI JTAG_TDO JTAG_nRST JTAG_MOD ENET1_TXD0ENET1_TXD1ENET1_TXEN ENET1_RXD0ENET1_RXD1ENET1_RXER ENET1_TX_CLK ENET1_RXEN ENET_MDIO ENET_MDC BOOT_MODE0BOOT_MODE1 U S B _O T G 1_I D U S B _O T G 1_D _N U S B _O T G 1_D _P U S B _O T G 2_D _N U S B _O T G 2_D _P U S B _O T G 2_I D S D 1_D A T A 0S D 1_D A T A 1S D 1_D A T A 2S D 1_D A T A 3S D 1_C M D S D 1_C L K UART1_RX UART1_TX E N E T 2_T X _C L K E N E T 2_R X E R 3.3V_VDD 1.5V_DRAM LCD_PCLK LCD_DE LCD_HSYNC LCD_VSYNC LCD_RST CCM_CLK1_P CCM_CLK1_N PMIC_ON_REQ NAND_D[0..7] DDR_A[0..15]DDR_DQ[0..15]WDI PWRON 0Ω,±5%/NC R87 nRST_OUT nRST_IN WDO_EN UART7_RX UART7_TX LCD_D[0..23]L C D _D [0..15] LCD_D16 LCD_D17L C D _D 18L C D _D 19GND GND GND GND GND GND GND GND GND 3.3V_VDD GND 3V_BAT VDD_SOC 3.3V_VDD 3.3V_VDD 3.3V_VDD 3.3V_VDD 3.3V_SNVS 1.5V_DRAM PMIC_ON_REQ T S _X P T S _X N T S _Y P T S _Y N A D C _C H 8A D C _C H 9 SD1_WP SD1_CD 0Ω,±5% R86WDI PWRON L C D _D 20L C D _D 21L C D _D 22L C D _D 23 VDD_SD VDD_SD BOOT_MODE0BOOT_MODE1 BT_CFG1_7GPIO5_1GPIO5_2GPIO5_3GPIO5_4GPIO5_5GPIO5_6GPIO5_7GPIO5_8GPIO5_9OTG1_VBUS OTG2_VBUS E N E T 2_T X D 0E N E T 2_T X D 1E N E T 2_T X E N E N E T 2_R X D 0E N E T 2_R X D 1E N E T 2_R X E N V R E F _A D C S P I 1_S C K S P I 1_S S 0S P I 1_M O S I S P I 1_M I S O P W M 5_O U T P W M 6_O U T U A R T 8_T X U A R T 8_R X M Q S _L E F T M Q S _R I G H T GPIO4_14GPIO4_163.3V_VDD QSPIB_SS0QSPIB_SS0 QSPIB_SCLK QSPIB_SCLK GND 3.3V_VDD GND 3.3V_SPI_Flash QSPIB_SCLK QSPIB_SS0QSPIB_D[0..3] QSPI Flash n U S B _O T G _C H D 10K ,±5% R84 3.3V_VDD 10K ,±5% R85 G P I O 5_1 G P I O 5_2 MX6_ONOFF CPU 运行指示灯:ERR 错误RUN 正常 GPIO5_1:Factory GPIO5_2:清注册表(Wince ) LCD 背光驱动:PWM5BEEP 驱动:PWM6 VDD_HIGH_CAP 3.3V_HIGH 3.3V_SNVS 3V_COIN VDD_SOC GND POWER U S B _O T G 1_D _N U S B _O T G 1_D _P U S B _O T G 2_D _N U S B _O T G 2_D _P OTG1_VBUS 3.3V_ADC U S B _O T G 1_I D T S _Y N T S _Y P T S _X N T S _X P U S B _O T G 2_I D ENET_MDIO ENET_MDC A D C _C H 8A D C _C H 9ENET1_TXD0ENET1_TXD1ENET1_TXEN ENET1_TX_CLK ENET1_RXD0ENET1_RXD1ENET1_RXER ENET1_RXEN 3.3V_GPIO 3.3V_ENET G N D OTG2_VBUS E N E T 2_T X D 0E N E T 2_T X D 1E N E T 2_T X E N E N E T 2_T X _C L K E N E T 2_R X D 0E N E T 2_R X D 1E N E T 2_R X E R E N E T 2_R X E N V R E F _A D C n U S B _O T G _C H D USB & ADC & ENET & GPIO BT_CFG1_6 nRST_OUT S D 2_D A T A 0S D 2_D A T A 1S D 2_D A T A 2S D 2_D A T A 3S D 2_C M D S D 2_C L K S D 2_W P S D 2_C D NAND_D2NAND_D3NAND_D4NAND_D5 QSPIB_D0QSPIB_D1QSPIB_D2QSPIB_D3 QSPIB_D0QSPIB_D1QSPIB_D2QSPIB_D3 QSPIB_D[0..3] TS_XP TS_YP TS_XN TS_YN 3V_BAT GND GND UART5_TX UART4_TX UART3_TX UART2_TX UART1_TX UART5_RX UART4_RX UART3_RX UART2_RX UART1_RX VREF_ADC BOOT_MODE0BOOT_MODE1GND PMIC_ON_REQ GND GND JTAG_TDO JTAG_TMS JTAG_TDI JTAG_MOD JTAG_TCK JTAG_nRST USB_OTG1_D_P USB_OTG1_D_N USB_OTG2_D_P USB_OTG2_D_N OTG2_VBUS USB_OTG1_ID nUSB_OTG_CHD USB_OTG2_ID GPIO5_2CLR GPIO5_1Factory OTG1_VBUS nRST_OUT GPIO5_6GPIO5_7GPIO5_3GPIO5_4GPIO5_5 GPIO5_9GPIO5_8CAN2_TX CAN1_TX CAN2_RX CAN1_RX MX6_ONOFF nRST_IN WDO_EN ENET2_TXD1ENET_MDIO ENET2_TX_CLK ENET2_RXD1ENET2_RXER ENET2_RXEN GND ENET2_TXEN ENET1_TX_CLK ENET2_TXD0ENET1_TXEN ENET1_TXD0ENET1_RXD0ENET1_TXD1ENET1_RXEN ENET1_RXER ENET1_RXD1GND LCD_PCLK SD2_CD SD2_WP SD2_CLK SD1_DATA2SD1_CMD SD1_DATA3 SD1_DATA1SD1_DATA0SD1_CLK SPI1_SCK SPI1_SS0SPI1_MOSI SPI1_MISO GND 5V_IN PWM5_OUT LCD_DE BT_CFG1_7BT_CFG1_6GPIO4_16RUN GPIO4_14ERR GND LCD_HSYNC LCD_RST LCD_VSYNC ADC_CH8 ADC_CH9CCM_CLK1_N CCM_CLK1_P ENET2_RXD0ENET_MDC UART7_RX MQS_LEFT UART7_TX PWM6_OUT MQS_RIGHT GND GND LCD_D1LCD_D5LCD_D6LCD_D3LCD_D4LCD_D2LCD_D0LCD_D7LCD_D15LCD_D14LCD_D13LCD_D9LCD_D10LCD_D12LCD_D8LCD_D11SD2_CMD SD2_DATA2SD1_CD SD1_WP SD2_DATA1SD2_DATA3 SD2_DATA0UART8_TX UART8_RX 0Ω,±5% R1191234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980 DF12A(3.0)-80DS-0.5V(81) J1 123 4567 89 101112131415 161718192021 2223 24252627 28293031 32333435 3637 3839 4041 4243 4445 4647 4849 5051 5253 5455 56575859 60 DF12A(3.0)-60DS-0.5V(81) J2 GND I2C_SDA VDD_3.3V VDD_SD VDD_SNVS 3.3V I2C_SCL SD_VSEL RESET_OUT INTB PWRON 5V_IN VDD_SOC 1.5V_DRAM 01 POWER_PF3001.SchDoc 5V_IN GND 3.3V_SNVS nRST_OUT VDD_SOC 3.3V_VDD 3.3V_VDD

相关主题