搜档网
当前位置:搜档网 › IC设计课程设计——Introduction of IC.pdf

IC设计课程设计——Introduction of IC.pdf

IC设计课程设计——Introduction of IC.pdf
IC设计课程设计——Introduction of IC.pdf

IC设计课程设计 ——Introduction of IC
Zou Zhige 2008年秋
Outline
The IC History Moor’s Law Manufacturing Process Layout What is ASIC Classification of ASIC IC Industry
Zou Zhige
RCVLSI&S
2
1

Outline
The IC History Moor’s Law Manufacturing Process Layout What is ASIC Classification of ASIC IC Industry
Zou Zhige
RCVLSI&S
3
Computers
Zou Zhige
RCVLSI&S
4
2

Telecommunications
Zou Zhige
RCVLSI&S
5
HTC Universal a.k.a. Dopod 900
Zou Zhige
RCVLSI&S
6
3

IC Products
Processors CPU, DSP, Controllers Memory chips RAM, ROM, EEPROM Analog Mobile communication, audio/video processing Programmable PLA, FPGA Embedded systems Used in cars, factories Network cards System-on-chip (SoC)
Zou Zhige
RCVLSI&S
7
Birth of Modern Electronics -- 1947
AT&T Bell Laboratories -- Invention of Point Contact Transistor William Shockley, Walter Brittain, and John Bardeen Winners of the 1956 Nobel Prize in Physics
Vacuum tubes ruled in first half of 20th century: Large, expensive, power-hungry, powerunreliable But now, everything changes!
Zou Zhige
RCVLSI&S
8
4

Microelectronic Revolution -- 1958
The First Integrated Circuit –- Jack Kilby, Texas Instruments
1 Transistor and 4 Other Devices on one Chip Winner of the 2000 Nobel Prize
Zou Zhige
RCVLSI&S
9
Transistor Revolution
Transistor –Bardeen (Bell Labs) in 1947 Bipolar transistor – Schockley in 1949 First bipolar digital logic gate – Harris in 1956 First monolithic IC – Jack Kilby in 1958 First commercial IC logic gates – Fairchild 1961 TTL – 1962 into the 1990’s ECL – 1974 into the 1980’s
Zou Zhige
RCVLSI&S
10
5

MOSFET Technology
MOSFET transistor - Lilienfeld (Canada) in 1925 and Heil (England) in 1935 CMOS – 1960’s, but plagued with manufacturing problems PMOS in 1960’s (calculators) NMOS in 1970’s (4004, 8080) – for speed CMOS in 1980’s – preferred MOSFET technology because of power benefits BiCMOS, Gallium-Arsenide, Silicon-Germanium SOI (silicon-on-insulator ), Copper-Low K, …
Zou Zhige
RCVLSI&S
11
Milestones
1874 Braun invents the solid-state rectifier. 1906 DeForest invents triode vacuum tube. 1907-1927 First radio circuits developed from diodes and triodes. 1925 Lilienfeld field-effect device patent filed. 1947 Bardeen and Brattain at Bell Laboratories invent bipolar transistors. 1952 Commercial bipolar transistor production at Texas Instruments. 1956 Bardeen, Brattain, and Shockley receive Nobel prize. 1958 Integrated circuit developed by Kilby and Noyce 1961 First commercial IC from Fairchild Semiconductor 1963 IEEE formed from merger of IRE and AIEE 1968 First commercial IC opamp 1970 One transistor DRAM cell invented by Dennard at IBM. 1971 4004 Intel microprocessor introduced. 1978 First commercial 1-kilobit memory. 1974 8080 microprocessor introduced. 1984 Megabit memory chip introduced. 2000 Alferov, Kilby, and Kromer share Nobel prize
12
Zou Zhige
RCVLSI&S
6

Intel microprocessor Roadmap
8080
8086
80286
80386
8 0 4 8 6
Pentium PentiumPro Pentium (IV) Zou Zhige RCVLSI&S 13
Outline
The IC History Moor’s Law Manufacturing Process Layout What is ASIC Classification of ASIC IC Industry
Zou Zhige
RCVLSI&S
14
7

Moore’s Law
In 1965, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months.
Zou Zhige
RCVLSI&S
15
Transistor Counts: Intel’s Roadmap
Intel’s CPU 4004 8008 8080 8086 286 386? processor 486? DX processor Pentium? processor Pentium II processor Pentium III processor Pentium 4 processor Year of introduction 1971 1972 1974 1978 1982 1985 1989 1993 1997 1999 2000 Transistors 2,250 2,500 5,000 29,000 120,000 275,000 1,180,000 3,100,000 7,500,000 24,000,000 42,000,000
Zou Zhige
RCVLSI&S
16
8

Transistor Counts: Intel’s Roadmap
1 Billion Transistors
Pentium? III Pentium? II Pentium? Pro Pentium?
K 1,000,000 100,000 10,000 1,000 100 10
8086 i386 80286 i486
Source: Intel
1 1975 1980 1985 1990 1995 2000 2005 2010
Projected
Zou Zhige RCVLSI&S 17
Moore’s law in Microprocessors
1000 Transistors (MT) 100 10 1 0.1 8086 8008 4004 1980 1990 Year 2000 2010 386 286 486
2X growth in 1.96 years!
P6 Pentium? proc
8085 Transistors on Lead Microprocessors double every 2 years Transistors on Lead Microprocessors double every 2 years 0.01 8080 0.001
1970
Zou Zhige
RCVLSI&S
18
9

Die Size Growth
100
Die size (mm)
10 8080 8008 4004 1 1970 8086 8085 286
386
P6 486 Pentium ? proc
~7% growth per year ~2X growth in 10 years
1980
1990 Year
2000
2010
Die size grows by 14% to satisfy Moore’s Law Die size grows by 14% to satisfy Moore’s Law
Zou Zhige RCVLSI&S 19
Frequency
10000 Frequency (Mhz) 1000 100 486 10 1 0.1 1970 8085 8086 286 386
Doubles every 2 years
P6 Pentium ? proc
8080 8008 4004 1980 1990 Year 2000 2010
Lead Microprocessors frequency doubles every 2 years Lead Microprocessors frequency doubles every 2 years
Zou Zhige RCVLSI&S 20
10

Power Dissipation
100 P6 Pentium ? proc 10 8086 286 1 8085 8080 486 386
Power (Watts)
8008 4004
0.1 1971 1974 1978 Year 1985 1992 2000
Lead Microprocessors power continues to increase Lead Microprocessors power continues to increase
Zou Zhige RCVLSI&S 21
Progress of VLSI driven by downscaling Why downsizing? COST $ COST $ COST $ SHRINK ! SHRINK ! SHRINK ! Large integration Many functions High speed operation Reduction in Cost per function Cost per speed
Zou Zhige RCVLSI&S 22
11

Facts of Semiconductor Evolution
Since 1974
new generation every 3 years smallest feature size shrunk by factor of 2 every 6 years number of transistors doubled every 18 months or fourfold increase every 4 years CPU speed (clock rate) doubled every 2 years revenue used to grow by ~17%/year in last 20 years
What about next 15 years?
there is somewhere a limit this will however not be reached overnight… slope of progress will most probably moderate 5-8 years from now tremendous work will be needed but will be carried out in the coming years to postpone this slowdown as long as possible
Zou Zhige
RCVLSI&S
23
Outline
The IC History Moor’s Law Manufacturing Process Layout What is ASIC Classification of ASIC IC Industry
Zou Zhige
RCVLSI&S
24
12

CMOS Process
Basic Process: P-Sub N-well
Zou Zhige
RCVLSI&S
25
Photo-Lithographic Process
optical mask oxidation
photoresist removal (ashing)
photoresist coating stepper exposure
Typical operations in a single photolithographic cycle (from [Fullman]). photoresist development acid etch process step spin, rinse, dry
Zou Zhige
RCVLSI&S
26
13

Patterning of SiO2
Chemical or plasma etch Si-substrate (a) Silicon base material Photoresist SiO 2 Si-substrate (b) After oxidation and deposition of negative photoresist Si-substrate UV-light Patterned optical mask Exposed resist Si-substrate (c) Stepper exposure Si-substrate (f) Final result after removal of resist (e) After etching Hardened resist SiO 2 Si-substrate
(d) After development and etching of resist, chemical or plasma etch of SiO 2 Hardened resist SiO 2
SiO 2
Zou Zhige
RCVLSI&S
27
Packaging : Bonding Techniques
Wire Bonding
Substrate Die Pad
Lead Frame
Zou Zhige
RCVLSI&S
28
14

Package Types
Zou Zhige
RCVLSI&S
29
Wafer
Die
Single die
Wafer
Intel Pentium 4
Intel Xeon?
Intel Itanium
Zou Zhige RCVLSI&S 30
15

12 inch Wafer (30cm)
Zou Zhige
RCVLSI&S
31
Multi Project Wafer( MPW)
Low price Schedule Testing
Zou Zhige
RCVLSI&S
32
16

Price of MPW
SMIC 0.18微米Mixed Signal工艺流片加工(不包括封装费) 最小面积按5×5平方毫米计算,默认样片数50
裸片面积(mm2) 0-25 25以上
标准价格 $ 26,100 1044×面积 优惠价格
SMIC 0.13微米Mixed Signal工艺流片加工(不包括封装费) 最小面积按5×5平方毫米计算,默认样片数50
裸片面积(mm2) 0-25 25以上
标准价格 $ 52,000 2080×面积
摘自《上海多项目晶圆服务(SMS)计划价目表》 (2008.03.27更新)
优惠价格
Zou Zhige
RCVLSI&S
33
MPW Schedule
MPW Shuttle Technology 申请 数据递交 截止日期 截止日期 交货 日期
TM1808 01A SM1808 03B SM1308 01
TSMC 0.18um CMOS 1P6M Logic,G(1.8V/3.3V) Mixed-Signal/RF,G(1.8/3.3V) SMIC 0.18um CMOS 1P6M Mixed-Signal 1.8V/3.3V SMIC 0.13um CMOS 1P8M LOGIC/Mixed-Signal 1.2/2.5V
07-12-15
07-12-26
08-03-10
08-03-17
08-03-24
08-06-10
07-12-30
08-01-07
08-03-25
摘自《2008年上海多项目晶圆服务(SMS)计划上半年流片时间表》
Zou Zhige RCVLSI&S 34
17

Outline
The IC History Moor’s Law Manufacturing Process Layout What is ASIC Classification of ASIC IC Industry
Zou Zhige
RCVLSI&S
35
Layout structure
集成电路加工的平面工艺 制 版 芯片的剖面结构 加 工
从平面工艺到立体结 构,需多层掩膜版 故版图是分层次的,由 多层图形叠加而成!
Zou Zhige RCVLSI&S 36
18

A simple Case
Vdd 版 图 in metal1 剖 N-阱 面 N-阱 图 P-substrate
Zou Zhige
out
Gnd
ploy
FOX FOX P+ P+ N+ N+
contact
N+ N+
Si3N4 3 4
P+
N+ N+
P管 源漏区
RCVLSI&S
N管 源漏区
37
N-well
active
N-implant
P-implant
poly
contact
版图分层处理方法
Zou Zhige
metal1 RCVLSI&S
38
19

Layer
N-well P+ implant poly1 contact via Vdd active N+ implant metal1 metal2 out Gnd
in
Zou Zhige RCVLSI&S 39
Layout Flow
Vdd out Gnd
in 栅 剖 N-阱 面 N-阱 图 P-substrate
Zou Zhige
栅氧
FOX FOX P+ N+ N+ N+ N+
Si3N4 3 4
P+
N+ N+
P+
P管 源漏区
RCVLSI&S
N管 源漏区
40
20

集成电路设计实验报告

集成电路设计 实验报告 时间:2011年12月

实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二:实验内容 使用schematic软件,设计出D触发器,设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name:一栏中填入用户名,在Host:中填入IP地址,在Password:一栏中填入 用户密码,在protocol:中选择telnet类型 3、点击菜单上的Run!,即可进入该用户unix界面 4、系统中用户名为“test9”,密码为test123456 5、在命令行中(提示符后,如:test22>)键入以下命令 icfb&↙(回车键),其中& 表示后台工作,调出Cadence软件。 出现的主窗口所示: 6、建立库(library):窗口分Library和Technology File两部分。Library部分有Name和Directory 两项,分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图,Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据(即要建立除了schematic外的一些view),则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell):在Library Name中选择存放新文件的库,在Cell Name中输 入名称,然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟),在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的

集成电路实验报告报告—2008301200188王晓东

武汉大学教学实验报告 实验名称集成电路实验指导教师孙涛姓名王晓东年级08 学号2008301200188 成绩 一、预习部分 1.实验目的 2.实验基本原理 3.主要仪器设备(含必要的元器件、工具)

实验一:Shell命令与Solaris9桌面管理 一.实验目的 了解Sorlaris 平台发展历史,Unix 操作系统的主要三个部分。掌握Unix 的Shell 基本命令,公共桌面管理(Common Desk Environment)基本操作,Unix 的文件管理。 二.预备知识与实验原理 计算机基本知识,Unix 操作系统发展的历史、特点,基本UNIX Shell 文件管理命令(见本章第一节)。 三.实验设备与软件平台 Unix 服务器,工作站。 四.实验内容与要求 熟悉三种UnixShell,及基本文件管理命令行命令: 掌握UnixShell 的基本命令、使用、参数意义;并学会使用帮助; 熟悉Unix 文件管理系统; 基本掌握Sorlaris 公共桌面管理平台(CDE)。 五.实验步骤 1. 分别完成并熟练掌握如下实验内容(参阅第一节内容) Bourneshell($) Kornshell($) Cshell(%) ls 显示文件名 cd 目录转换 mkdir 创建目录 rmdir 删除目录 cp 文档复制 find 文件查找 vi 编辑器 geidt 编辑器 man 帮助 exit 系统退出 reboot 系统重启 pwd 显示当前路径 二、实验操作部分 1.实验操作过程(可用图表示) 2.结论

2. Sorlaris 操作系统的三个基本组成,熟悉命令行下的文件管理,子目录等。 3. CDE(公共桌面环境) (1)geidt 编辑文本文件 (2)在CDE 下运行可执行程序 (3)文件管理 思考题 1.简述UNIX 操作系统的三个组成部分。 答:UNIX 操作系统是基于文件的,其三个主要部分是Kernel(内核)、Shell、文件系统。Kernel是操作系统的核心,Shell是用户与kernel之间的接口。它就像是命令的解释器或翻译器。Solaris环境的文件结构是分层的目录树结构,类似于DOS的文件结构。2.简述UNIX 演化过程和特点。 答:最早的计算机都采用的是批处理的方式,耗费的时间和财力都比较大,为克服这一缺点,贝尔实验室研制了一种较为简单的操作系统即UNIX。随着许多商业机构和学术机构的加入,使UNIX得到了迅速的发展。直至今天拥有强大功能、性能良好的的UNIX 系统。 UNIX系统具有可移植性好、可靠性高、伸缩性强、开放性好、网络功能强、数据库支持强大、用户界面良好、文本处理工具强大而完美、开发环境良好、系统审计完善、系统安全机制强、系统备份功能完善、系统结构清晰、系统的专业性和可制定性强的特点。 3.何为UNIX shell?有那些常用shell 命令? 答:UNIX Shell 是Unix 内核与用户之间的接口,是Unix 的命令解释器。常用的shell 命令有Bourne Shell(sh)、Korn Shell(ksh)、C Shell(csh)、Bourne-again Shell (bash)。 实验二:Tcl脚本命令与编程——从1到100的累加 一. 实验目的 掌握Tcl 基本命令,脚本编程的语法,数据类型、控制结构命令,以及基本Tcl 脚本 编程。 二. 预备知识与实验原理 见本章第二节,Tcl/Tk 脚本基础。 三. 实验设备与软件平台 UNIX 服务器一台,工作站数台,Tcl 8.3.2。 四. 实验要求 (1)掌握Tcl 的基本语法、命令结构。 (2)编写脚本程序实现1 到100 的累加。 五. 实验步骤 阅读第二节内容并完成如下实验:

系统设计报告模板范文

系统设计报告模板

CRM系统设计 1. 功能模块划分及描述 1.1系统功能模块结构图 1.2系统功能模块描述 2. 系统配置设计 3.系统流程图设计 4. 代码设计 5. 数据库设计 5.1概念结构设计 5.2逻辑设计 6. 系统模块设计

1. 功能模块划分及描述 客户关系管理系统是一个典型的数据库开发应用程序,由客户管理模块、库存管理模块、服务管理模块、报表管理模块、email管理模块、用户管理模块组成,系统功能模块及描述如下。 1.1系统功能模块结构图 图1 系统功能模块结构图 1.2系统功能模块描述 1、客户管理模块 该模块主要功能是对客户信息、客户联系人信息、合同信息进行添加、删除、查询等操作。

2、库存管理模块 该模块的主要功能是管理入库、出库信息、产品信息进行管理,其中包括对库存信息、产品信息进行添加、删除、查询等操作。 3、服务管理模块 该模块主要功能是对客户反馈信息进行添加、删除、查询等操作。 4、报表管理模块 该模块主要经过查询条件,对各种信息进行查询,并将得到的结果导出Excel表、进行打印报表等操作(其中信息包括:客户信息、联系人信息、反馈客户信息、库存信息)。 5、邮件管理模块 该模块主要管理客户联系人email地址信息,对企业客户之间的email文件进行管理,向客户发送邮件。 6、用户管理 该模块主要管理用户信息的添加、删除等操作,并设置用户的使用权限。 2. 系统配置设计 硬件平台: CPU:P4 2.8GHz; 内存:2GB以上。 软件平台:

操作系统:Windows xp/ Windows 7/ Windows ; 数据库:SQL Server ; 浏览器:IE6.0,推荐使用IE8.0; Web服务器:IIS5.0; 分辨率:最佳效果1024*768。 3.系统流程图设计 系统流程图又叫事务流程图,是在计算机事务处理应用进行系统分析时常见的一种描述方法(另一个是数据流图),它描述了计算机事务处理中从数据输入开始到获得输出为止,各个处理工序的逻辑过程。 根据需求分析的要求对系统进行设计,系统流程图如图2:

电子技术基础课程设计题目

《电子技术基础》课程设计题目 一、脚步声控制照明灯 要求:1.白天光线较强,照明灯不会点亮; 2.晚上又脚步声照明灯被点亮,脚步声小时后灯亮延时十秒再自动熄灭; 3.元件:功率集成电路家分立元件; 二、报警声响发生器 要求:1.能发出消防车报警,救护车报警灯的报警声; 2.输出功率≥1W 要求:1.当池中水位低于设定点时水泵自动抽水;; 3.元件:NE555时基电路加分立元件; 三、水位控制器 2.当水位到达设定点时水泵自动停止; 3.元件:NE555电路加分立元件; 4.说明:水泵工作可用灯泡亮灭进行模拟; 四、金属探测器; 要求:1.能探测木材中≥5mm深处的残留铁钉; 2.当探测到金属物时能用声或光报警; 3.元件:与非们加分立元件,探头可用带铁芯线圈自制; 五、循环灯 要求:1.有四路输出,单循环; 2.能带动6V小灯泡四只; 3.元件:J-K触发器、555时基电路、分立元件; 六、数字水位探测器 要求:1.能测出水位的高度,精度韦1/16; 2.能输出数字形式(即二进制); 3.能以模拟电压输出; 七、直流电压升压器 要求:1.输入电压30V;输出电压45V; 2.输出电流能达到0.5A; 八、上下课铃声识别系统 要求:1.设计一个开关电路仅对学校的上课、下课铃声敏感; 2.铃声来时输出高电平; 3.能识别出上课铃声和下课铃声; 九、厕所冲水控制器 要求:1.能识别有无人进出厕所; 2.当进出人数每达6人次时,电路输出一个脉冲; 十、步进电机及启动电路 要求:1.利用数电知识设计一个步进电机驱动电路; 2.能由两根线的输入电平组合使电机能向前进、后退、保持; 十一.教室用电节能控制电路

数字IC设计工程师招聘面试笔试100题附答案

数字IC设计工程师招聘面试笔试100题附答案

数字IC设计工程师招聘面试笔试100题附答 案 1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x 有无变化,状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点:电路中除能够使用带时钟的触发器外,还能够使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。 2:同步电路和异步电路的区别: 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 3:时序设计的实质:

时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4:建立时间与保持时间的概念? 建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。 保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。 5:为什么触发器要满足建立时间和保持时间? 因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做能够防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。 (比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要经过反馈来锁存状态,从后级门传到前级门需要时间。

计算机系统设计报告书模板

课程设计报告目录

一、课程设计概述: 本次数据结构课程设计共完成三个题:一元稀疏矩阵多项式计算器、稀疏矩阵的操作、Josephu问题。 使用语言:C 编译环境:vc6.0 二、课程设计题目一 成绩分析文档资料 [问题描述] 录入、保存一个班级学生多门课程的成绩,并对成绩进行分析。 [需求分析] 1.通过键盘输入各学生的多门课程的成绩,建立相应的文件input.dat 2.对文件input.dat中的数据进行处理,要求具有如下功能: a.按各门课程成绩排序,并生成相应的文件输出 b.计算每人的平均成绩,按平均成绩排序,并生成文件 c.求出各门课程的平均成绩、最高分、最低分、不及格人数、

60-69分人数、70-79分人数、80-89分人数、90分以上人数 d.根据姓名或学号查询某人的各门课成绩,重名也要能处理 3.界面美观 [概要设计] -=ADT=- { Status CreateList(DataRecond* DR, int n); //创建成绩表 Status SortScore(DataRecond* DR,int n); //按各科成绩排序并存于文件 Status Partition(KeyWord* RL, int low, int high); //快速排序的第一趟 Status QSort(KeyWord* RL, int low, int high); //快速排序 Status QuickSort(KeyWord* RL,int n); //快速排序

Status EveryAvageScore(DataRecond* DR, int n); //计算每科平均成绩 Status CaluAverage(int *temp, int n); //计算平均成绩 Status ScoreProcess(DataRecond* DR); //成绩处理 Status MaxScore(int *temp, int n); //求最大分数 Status MinScore(int *temp, int n); //求最小分数 Status ScoreSegment(DataRecond* DR); //求分数段 Status Process(int *temp,int n); //主处理函数 Status NameQuery(DataRecond* DR); //按名字查找

电子技术课程设计的基本方法和步骤模板

电子技术课程设计的基本方法和步骤

电子技术课程设计的基本方法和步骤 一、明确电子系统的设计任务 对系统的设计任务进行具体分析, 充分了解系统的性能、指标及要求, 明确系统应完成的任务。 二、总体方案的设计与选择 1、查阅文献, 根据掌握的资料和已有条件, 完成方案原理的构想; 2、提出多种原理方案 3、原理方案的比较、选择与确定 4、将系统任务的分解成若干个单元电路, 并画出整机原理框图, 完成系统的功能设计。 三、单元电路的设计、参数计算与器件选择 1、单元电路设计 每个单元电路设计前都需明确本单元电路的任务, 详细拟订出单元电路的性能指标, 与前后级之间的关系, 分析电路的组成形式。具体设计时, 能够模拟成熟的先进电路, 也能够进行创新和改进, 但都必须保证性能要求。而且, 不但单元电路本身要求设计合理, 各单元电路间也要相互配合, 注意各部分的输入信号、输出信号和控制信号的关系。 2、参数计算 为保证单元电路达到功能指标要求, 就需要用电子技术知识对参数进行计算, 例如放大电路中各电阻值、放大倍数、振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理, 正确利用计算公式, 计算的参数才能满足设计要求。 参数计算时, 同一个电路可能有几组数据, 注意选择一组能完成

电路设计功能、在实践中能真正可行的参数。 计算电路参数时应注意下列问题: (1)元器件的工作电流、电压、频率和功耗等参数应能满足电路指标的要求。 (2)元器件的极限必须留有足够的裕量, 一般应大于额定值的 1.5倍。 (3)电阻和电容的参数应选计算值附近的标称值。 3、器件选择 ( 1) 阻容元件的选择 电阻和电容种类很多, 正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同, 有些电路对电容的漏电要求很严, 还有些电路对电阻、电容的性能和容量要求很高, 例如滤波电路中常见大容量( 100~3000uF) 铝电解电容, 为滤掉高频一般还需并联小容量( 0.01~0.1uF) 瓷片电容。设计时要根据电路的要求选择性能和参数合适的阻容元件, 并要注意功耗、容量、频率和耐压范围是否满足要求。 ( 2) 分立元件的选择 分立元件包括二极管、晶体三极管、场效应管、光电二极管、晶闸管等。根据其用途分别进行选择。选择的器件类型不同, 注意事项也不同。 ( 3) 集成电路的选择 由于集成电路能够实现很多单元电路甚至整机电路的功能, 因此选用集成电路设计单元电路和总体电路既方便又灵活, 它不但使系统体积缩小, 而且性能可靠, 便于调试及运用, 在设计电路时颇受欢迎。选用的集成电路不但要在功能和特性上实现设计方案, 而且要满足功耗、电压、速度、价格等方面要求。 4、注意单元电路之间的级联设计, 单元电路之间电气性能的 相互匹配问题, 信号的耦合方式

(完整版)数字IC设计工程师笔试面试经典100题(大部分有答案)

1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x 有无变化,状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。 2:同步电路和异步电路的区别: 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。 3:时序设计的实质: 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4:建立时间与保持时间的概念? 建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。 5:为什么触发器要满足建立时间和保持时间? 因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。 (比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。 6:什么是亚稳态?为什么两级触发器可以防止亚稳态传播? 这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”,他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理:假设第一级触发器的输入不满足其建立保持时间,它在第一个脉冲沿到来后输出的数据就为亚稳态,那么在下一个脉冲沿到来之前,其输出的亚稳态数据在一段恢复时间后必须稳定下来,而且稳定的数据必须满足第二级触发器的建立时间,如果都满足了,在下一个脉冲沿到来时,第二级触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间。同步器有效的条件:第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

电路设计实验报告

电子技术课程设计 题目: 班级: 姓名: 合作者:

数字电子钟计时系统 一、设计要求 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟,基本要求如下: 1、采用LED显示累计时间“时”、“分”、“秒”。 2、具有校时功能。 二、设计方案 数字电子钟主要由振荡器、分频器、计数器、译码器、显示器等几部分组成,其整体框图为 其中,秒信号发生器为:

由石英晶体发出32768Hz的振荡信号经过分频器,即CD4060——14级串行二进制计数器/分频器和振荡器,输出2Hz 的振荡信号传入D触发器,经过2分频变为秒信号输出。 校时电路为: 当K1开启时,与非门一端为秒信号另一端为高电位,输出即为秒信号秒计数器正常工作,当K1闭合,秒信号输出总为0,实现秒暂停。 当K2/K3开启时,分信号/时信号输入由秒计数器输出信号及高电平决定,所以输出信号即为分信号/时信号,当K2/K3闭合时,秒信号决定分信号/时信号输出,分信号/时信号输出与秒信号频率一致, 以实现分信号/时信号的加速校时。 秒、分计数器——60进制

首先,调节CD4029的使能端,使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器(个位计数器)计十个数之后将,进位输出输给下一个计数器(十位计数器)的进位 输入实现十秒计数。当计数器的Q1,Q2输出均为1时经过与门电路,输出高电平,作为分 脉冲或时脉冲并同时使两计数器置零。 时计数器——24进制 时脉冲 首先,调节CD4029的使能端,使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器(个位计数器)计十个数之后将,进位输出输给下一个计数器(十位计数器)的进位 输入实现十秒计数。当十位计数器Q1和个位计数器Q2输出均为1时经过与门电路,输出 高电平使两计数器置零。 译码显示电路

电子技术课程设计报告

电子技术课程设计报告 班级: 姓名: 学号: 指导教师:

目录 一、设计目的 二、设计要求 三、设计框图及整机概述 四、各单元电路的设计及仿真 1、检测电路 2、放大电路 3、滤波电路 4、整形电路 5、定时电路 6、计数、译码、显示电路 五、电路装配、调试与结果分析 六、设计、装配及调试中的体会 七、附录(包括整机逻辑电路图和元 器件清单) 八、参考文献 一、设计目的

巩固和加深在"模拟电子技术基础"和"数字电子技术基础"课程中所学的理论知识和实训技能,基本掌握常用电子电路的一般设计方法,并通过这一实训课程,能让学生对电子产品设计的过程有一个初步的了解,使学生掌握常用模拟、数字集成电路(运算放大器、非门、555定时器、计数器、译码器等)的应用。 二、设计要求 掌握整机电路组成及工作原理,并能运用所学过的电路知识分析、解决电路制作过程中所遇到的问题。 三、设计框图及整机概述 图1 红外线心率计的原理框图 红外线心率计就是通过红外线传感器检测出手指中动脉血管的微弱波动,由计数器计算出每分钟波动的次数。但手指中的毛细血管的波动是很微弱的,因此需要一个高放大倍数且低噪声的放大器,这是红外线心率计的设计关键所在。整机电路由放大电路、整形电路、滤波电路、3位计数器电路,译码、驱动、显示电路等几部分组成。 四、各单元电路的设计及仿真 1、检测电路 血液波动检测电路首先通过红外光电传感器把血液中波动的成分检测出来,然后通过电容器耦合到放大器的输入端。如图4所示。 图4 血液波动检测电路 2.放大电路

3、滤波电路

由三脚输入信号,六脚输出信号 4、整形电路

数字ic设计实验报告

数字集成电路设计 实验报告 实验名称二输入与非门的设计 一.实验目的 a)学习掌握版图设计过程中所需要的仿真软件

b)初步熟悉使用Linux系统 二.实验设备与软件 PC机,RedHat,Candence 三.实验过程 Ⅰ电路原理图设计 1.打开虚拟机VMware Workstation,进入Linux操作系统RedHat。 2.数据准备,将相应的数据文件拷贝至工作环境下,准备开始实验。 3.创建设计库,在设计库里建立一个schematic view,命名为,然后进入电路 图的编辑界面。 4.电路设计 设计一个二输入与非门,插入元器件,选择PDK库(xxxx35dg_XxXx)中的nmos_3p3、 pmos_3p3等器件。形成如下电路图,然后check and save,如下图。 图1.二输入与非门的电路图 5.制作二输入与非门的外观symbol Design->Create Cellview -> From Cellview,在弹出的界面,按ok后出现symbol Generation options,选择端口排放顺序和外观,然后按ok出现symbol编辑界面。按照需 要编辑成想要的符号外观,如下图。保存退出。

图2.与非门外观 6.建立仿真电路图 方法和前面的“建立schemtic view”的方法一样,但在调用单元时除了调用analogL 库中的电压源、(正弦)信号源等之外,将之前完成的二输入与非门调用到电路图中,如下图。 图3.仿真电路图 然后设置激励源电压输出信号为高电平为3.5v,低电平为0的方波信号。 7.启动仿真环境 在ADE中设置仿真器、仿真数据存放路径和工艺库,设置好后选择好要检测的信号在电路中的节点,添加到输出栏中,运行仿真得到仿真结果图。

cmos模拟集成电路设计实验报告

北京邮电大学 实验报告 实验题目:cmos模拟集成电路实验 姓名:何明枢 班级:2013211207 班内序号:19 学号:2013211007 指导老师:韩可 日期:2016 年 1 月16 日星期六

目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三:电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五:共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (14) 六、电路工作状态分析 (15) 实验六:两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27)

实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图(schematic)设计输入方法; 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真; 3、输入共源级放大器电路并对其进行DC、AC分析,绘制曲线; 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys,建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果,绘制曲线。 三、实验结果 1、实验电路图

系统软件设计报告模板

(项目名 称) 系统设计报 告 (部门名称) 文件编号:TD202 文件版次:QMS2005

沈阳东软软件股份有限公司

修改记录

目录 0 报告编制要求 (5) 1 引言 (5) 1.1文档编制目的 (5) 1.2背景 (6) 1.3词汇表 (6) 1.4参考资料 (6) 2 总体设计 (6) 2.1软件体系结构 (6) 2.2系统运行体系 (6) 2.2.1运行体系图 (6) 2.2.2 程序/模块对应表 (7) 2.3系统物理结构 (7) 2.4技术路线 (7) 3 系统接口设计 (7) 3.1用户接口 (7) 3.2外部系统接口 (8) 3.3模块间接口 (8) 4 子系统/ 模块设计 (8) 4.1 子系统 /模块 1(编号 /名称) (9) 4.1.1 功能 (9) 4.1.2 性能 (9) 4.1.3模块结构 (9) 4.1.4 子模块接口设计 (9) 4.2子系统 /模块 2(编号 /名称) (9) 5 数据结构与数据库设计 (9) 5.1 面向对象数据的数据结构 (9) 5.2面向对象数据库设计 (10) 5.3数据安全性 (10) 5.4对象数据 /模块对应表 (10) 6 外部存储结构设计 (10) 7 故障处理说明 (10) 8 尚需解决的问题 (11) 9 附件 (11) 编写指南: 本模板力图给出系统设计阶段可能包括的基本信息,重点在于和需求分析文档相联系。描述系统整体

情况。如果某个章节在项目或当前阶段中无法描述,则可保留其标题,注明“不适用” ;如果需要对本模板的个别章节详细描述,也可将其形成单独的文档,成为本文档附件。 若文档中的某个章节已经在其他项目文档中加以描述,可保留标题,注明“参见(文档编号)(文档名称)(条款)”。 形成正式文档后须删除斜体字内容。 0 报告编制要求 这里列出本系统设计报告编制的经验性要求,须由系统设计人员参照其进行裁剪以确定本次报告编制的相关规定。 1引言 1.1文档编制目的 说明编写这份报告的目的,指出预期的读者 1.2背景叙述系统设计阶段的目标、作用范围以及其他应向读者说明的理解本报告所

电子技术课程设计题目

电子技术课程设计 一、课程设计目的: 1.电子技术课程设计是机电专业学生一个重要实践环节,主要让学生通过自己设计并制作一个实用电子产品,巩固加深并运用在“模拟电子技术”课程中所学的理论知识; 2.经过查资料、选方案、设计电路、撰写设计报告、答辩等,加强在电子技术方面解决实际问题的能力,基本掌握常用模拟电子线路的一般设计方法、设计步骤和设计工具,提高模拟电子线路的设计、制作、调试和测试能力; 3.课程设计是为理论联系实际,培养学生动手能力,提高和培养创新能力,通过熟悉并学会选用电子元器件,为后续课程的学习、毕业设计、毕业后从事生产和科研工作打下基础。 二、课程设计收获: 1.学习电路的基本设计方法;加深对课堂知识的理解和应用。 2.完成指定的设计任务,理论联系实际,实现书本知识到工程实践的过渡; 3.学会设计报告的撰写方法。 三、课程设计教学方式: 以学生独立设计为主,教师指导为辅。 四、课程设计一般方法 1. 淡化分立电路设计,强调集成电路的应用 一个实用的电子系统通常是由多个单元电路组成的,在进行电子系统设计时,既要考虑总体电路的设计,同时还要考虑各个单元电路的选择、设计以及它们之间的相互连接。由于各种通用、专用的模拟、数字集成电路的出现,所以实现一个电子系统时,根据电子系统框图,多数情况下只有少量的电子电路的参数计算,更多的是系统框图中各部分电子电路要正确采用集成电路芯片来实现。

2. 电子系统内容步骤: 总体方案框图---单元电路设计与参数计算---电子元件选择---单元电路之间连接---电路搭接调试---电路修改---绘制总体电路---撰写设计报告(课程设计说明书) (1)总体方案框图: 反映设计电路要求,按一定信息流向,由单元电路组成的合理框图。 比如一个函数发生器电路的框图: (2)单元电路设计与参数计算---电子元件选择: ●基本模拟单元电路有:稳压电源电路,信号放大电路,信号产生电路,信号处理电 路(电压比较器,积分电路,微分电路,滤波电路等),集成功放电路等。 ●基本数字单元电路有:脉冲波形产生与整形电路(包括振荡器,单稳态触发器,施 密特触发器),编码器,译码器,数据选择器,数据比较器,计数器,寄存器,存储器等。

集成电路设计实验2

集成电路设计实验报告 院别:电信学院专业:电子科学与技术 班级:电子姓名:学号:组序: 实验(二)题目名称:CMOS反相器的版图设计(PMOS、NMOS) 成绩:教师签名:批改时间: 一、实验目的: 在集成电路设计当中,集成电路设计软件的介入大大的缩短了开发周期,减小了设计风险,使得我们在设计的时候可以发现并改正电路设计上的绝大多数bug。所以说学习设计软件已经成为集成电路设计工程师的必修课。而Ledit软件以其良好的人机操作界面,以及强大的设计规则检查能力而在集成电路的设计当中充当了很重要的角色。在此次试验当中我们需要独立完成CMOS反相器的版图设计,规则检查,以及排除错误工作。从而达到比较熟练的掌握Ledit 的基本功能已经操作方法。 二、实验要求: 如将设计好的电路制成实际使用的集成块,就必须利用版图工具将设计的电路采用标准工艺文件转换成可以制造的版图。然后再将版图提交给集成电路制造厂家(foundry),完成最后的集成块制造,所以画版图的本质就是画电路原理图。 在画版图时,首先要明白工艺文件的含义,每一种工艺文件代表一条工艺线所采用的光刻尺寸,以及前后各个工序等等;其次要懂得所使用的工具步骤及各个菜单及菜单栏的内容,以便熟练使用该软件;最后对所画版图进行验证,确保不发生错误。 此外,还必须了解所使用的版图设计法则,对于不同的工艺尺寸其法则有所不同,这就要求设计者在应用该软件时,必须熟悉相应的设计法则,为完成正确的版图做准备。该实验原理是画常见的CMOS反相器,画版图时要求熟悉CMOS反相器的工艺过程及设计法则。

三、实验方法: 首先在实验一的基础上进一步熟悉L-EDIT版图设计软件的工具及工艺库,比较熟练地掌握该软件画版图的方法。以CMOS反相器为例,在前面画的PMOS、NMOS 的基础上,通过调用将他们组合到一起,再完成整个CMOS反相器的设计,设计完成后运用该软件的设计规则对所画的版图进行DRC验证,并修改不正确的部分,直至设计无错误。 四、实验内容: 1.运行L-Edit程序时,L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上。 2.另存为新文件:选择执行File/Save As子命令,将自己的工程文件保存在C:\DocumentsandSettings\Administrator\桌面\实验相关\Tanner\Ledit90\Samples\SPR\exam ple1中,在“文件名”文本框中输入新文件名称:NOMS。保存到example目录的原因是防止后面做剖视图的时候没法进行。 3.替换设置信息:选择执行File/Replace Setup子命令打开对话框,单击“From File”栏填充框的右侧的Browser按钮,选择C:\Documents and Settings\Administrator\桌面\实验相关\Tanner\Ledit90\Samples\SPR\example1\lights.tdb文件,如图所示,单击OK就将lights.tdb文件中的格点、图层、以及设计规则等设定应用在当前工程中。 4.画出PMOS:按照实验一的步骤,设计PMOS的版图。并进行相应的规则检查,直到没有错误。画好后如图所示:

数字ic设计经验分享

摘要:随着数字电路设计的规模以及复杂程度的提高,对其进行设计所花费的时间和费用也随之而提高。根据近年来的统计,对数字系统进行设计所花的时间占到了整个研发过程的60%以上。所以减少设计所花费的实践成本是当前数字电路设计研发的关键,这就必须在设计的方法上有所突破。 关键词:数字系统;IC;设计 一、数字IC设计方法学 在目前CI设计中,基于时序驱动的数字CI设计方法、基于正复用的数字CI设计方法、基于集成平台进行系统级数字CI设计方法是当今数字CI设计比较流行的3种主要设计方法,其中基于正复用的数字CI设计方法是有效提高CI设计的关键技术。它能解决当今芯片设计业所面临的一系列挑战:缩短设计周期,提供性能更好、速度更快、成本更加低廉的数字IC芯片。 基于时序驱动的设计方法,无论是HDL描述还是原理图设计,特征都在于以时序优化为目标的着眼于门级电路结构设计,用全新的电路来实现系统功能;这种方法主要适用于完成小规模ASIC的设计。对于规模较大的系统级电路,即使团队合作,要想始终从门级结构去实现优化设计,也很难保证设计周期短、上市时间快的要求。 基于PI复用的数字CI设计方法,可以满足芯片规模要求越来越大,设计周期要求越来越短的要求,其特征是CI设计中的正功能模块的复用和组合。采用这种方法设计数字CI,数字CI包含了各种正模块的复用,数字CI的开发可分为模块开发和系统集成配合完成。对正复用技术关注的焦点是,如何进行系统功能的结构划分,如何定义片上总线进行模块互连,应该选择那些功能模块,在定义各个功能模块时如何考虑尽可能多地利用现有正资源而不是重新开发,在功能模块设计时考虑怎样定义才能有利于以后的正复用,如何进行系统验证等。 基于PI复用的数字CI的设计方法,其主要特征是模块的功能组装,其技术关键在于如下三个方面:一是开发可复用的正软核、硬核;二是怎样做好IP复用,进行功能组装,以满足目标CI的需要;三是怎样验证完成功能组装的数字CI是否满足规格定义的功能和时序。 二、典型的数字IC开发流程 典型的数字CI开发流程主要步骤包含如下24方面的内容: (1)确定IC规格并做好总体方案设计。 (2)RTL代码编写及准备etshtnehc代码。 (3)对于包含存储单元的设计,在RTL代码编写中插入BIST(内建自我测试)电路。 (4)功能仿真以验证设计的功能正确。 (5)完成设计综合,生成门级网表。 (6)完成DFT(可测试设计)设计。 (7)在综合工具下完成模块级的静态时序分析及处理。 (8)形式验证。对比综合网表实现的功能与TRL级描述是否一致。 (9)对整个设计进行Pre一layout静态时序分析。 (10)把综合时的时间约束传递给版图工具。 (11)采样时序驱动的策略进行初始化nooprlna。内容包括单元分布,生成时钟树 (12)把时钟树送给综合工具并插入到初始综合网表。 (13)形式验证。对比插入时钟树综合网表实现的功能与初始综合网表是否一致。 (14)在步骤(11)准布线后提取估计的延迟信息。 (15)把步骤(14)提取出来的延迟信息反标给综合工具和静态时序分析工具。 (16)静态时序分析。利用准布线后提取出来的估计延时信息。

集成电路综合实验报告

集成电路设计综合实验 题目:集成电路设计综合实验 班级:微电子学1201 姓名: 学号:

集成电路设计综合实验报告 一、实验目的 1、培养从版图提取电路的能力 2、学习版图设计的方法和技巧 3、复习和巩固基本的数字单元电路设计 4、学习并掌握集成电路设计流程 二、实验内容 1. 反向提取给定电路模块(如下图1所示),要求画出电路原理图,分析出其所完成的逻辑功能,并进行仿真验证;再画出该电路的版图,完成DRC验证。 图1 1.1 查阅相关资料,反向提取给定电路模块,并且将其整理、合理布局。 1.2 建立自己的library和Schematic View(电路图如下图2所示)。 图2 1.3 进行仿真验证,并分析其所完成的逻辑功能(仿真波形如下图3所示)。

图3 由仿真波形分析其功能为D锁存器。 锁存器:对脉冲电平敏感,在时钟脉冲的电平作用下改变状态。锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,当锁存器处于使能状态时,输出才会随着数据输入发生变化。简单地说,它有两个输入,分别是一个有效信号EN,一个输入数据信号DATA_IN,它有一个输出Q,它的功能就是在EN有效的时候把DATA_IN的值传给Q,也就是锁存的过程。 只有在有锁存信号时输入的状态被保存到输出,直到下一个锁存信号。其中使能端A 加入CP信号,C为数据信号。输出控制信号为0时,锁存器的数据通过三态门进行输出。所谓锁存器,就是输出端的状态不会随输入端的状态变化而变化,仅在有锁存信号时输入的状态被保存到输出,直到下一个锁存信号到来时才改变。锁存,就是把信号暂存以维持某种电平状态。 1.4 生成Symbol测试电路如下(图4所示) 图4

XX系统应用系统安全设计报告(模板)

XX系统应用系统安全设计报告 XX公司 20XX年X月

目录 1.引言 (1) 1.1. 编写目的 (1) 1.2. 背景 (1) 1.3. 术语 (1) 1.4. 参考资料 (1) 2.总体安全设计 (1) 3.详细设计 (1) 3.1. 业务安全设计 (1) 3.2. 数据安全设计 (1) 3.3. 系统安全功能设计 (1) 3.3.1.用户认证安全设计 (2) 3.3.2.用户授权安全设计 (2) 3.3.3.访问控制安全设计 (2) 3.3.4.数据加/解密安全设计 (2) 3.3.5.数据签名/验签安全设计 (2) 3.3.6 (2) 3.4. 使用安全设计 (2)

1.引言 1.1.编写目的 描述编写文档的目的。 1.2.背景 描述本文档适用范围、场景等相关的背景信息,便于读者充分了解合计内容。 1.3.术语 描述文档中用到的专业术语及相关解释。 术语1:术语1的解释。 术语2:术语2的解释。 …… 1.4.参考资料 描述文档中使用的参考资料。 2.总体安全设计 描述应用系统总体安全设计方案以及关键技术描述。 3.详细设计 针对应用系统安全方面的内容进行详细描述。 3.1.业务安全设计 针对业务部门对应用系统提出的安全需求,描述对应的安全设计方案。 3.2.数据安全设计 针对数据保护的安全需求,描述数据安全设计方案。 3.3.系统安全功能设计

3.3.1.用户认证安全设计 描述用户认证方面采用的技术以及设计方案。 3.3.2.用户授权安全设计 描述用户授权方面采用的技术以及设计方案。 3.3.3.访问控制安全设计 描述访问控制方面采用的技术以及设计方案。 3.3. 4.数据加/解密安全设计 描述数据加/解密方面采用的技术以及设计方案。 3.3.5.数据签名/验签安全设计 描述数据签名/验签方面采用的技术以及设计方案。3.3.6.…… 描述其他安全功能设计方案。 3.4.使用安全设计 描述应用系统在使用方面采用的安全技术及设计方案。

电子技术课程设计题

电子技术课程设计题 1 音频小信号功率放大电路设计 设计并制作音频小信号功率放大电路。具体要求如下: (1)放大倍数A V≥1000; (2)通频带100Hz~10KHz; (3)放大电路的输入电阻R I≥1MΩ; (4)在负载电阻为8Ω的情况下,输出功率≥2W; (5)功率放大电路效率大于50%; (6)输出信号无明显失真。 说明:设计方案和器件根据题目要求自行选择,但要求在通用器件范围内。不能选用集成音频功放。 测试条件:技术指标在输入正弦波信号峰值Vp=10mV的条件进行测试(输入电阻通过设计方案预以保证),设计报告中应有含有详细的测试数据说明设计结果。 参考元器件:NE5532、TL082或TL084,3DG6/3DG21,3AX83/3BX83,1N4148/1N4001,TIP41/42中功率管或2N3055大功率管等。 主要测试设备:直流电源,信号源,示波器和8Ω功率电阻。 2 数控直流电源的设计 设计一线性输出电压可调的直流电源。电源有电压增(UP)和电压减(DOWN)两个键,按UP时电压步进增加,按DOWN时电压步进减小。具体要求如下:(1)输出电压5~12V,步进为1V; (2)输出电压误差最大±0.1V; (3)输出电流不小于1A; 测试条件:分别测试输出为5V、6V、7V、。。。、12V的输出电压。输出电流通过设计预以保证。 发挥部分:用LED或数码管显示电压设定值; 参考元器件:74LS192,74HC138,三极管S8050/S8550,LM317,CD4511等。 3 数控直流稳压电源设计 设计一个数控直流稳压电源。具体要求如下: (1)输出电压:0~9.9V步进可调,调整步距0.1V; (2)输出电压值用LED数码管显示; (3)电压调整:由“+”、“-”两键分别控制输出电压的步进增减; 提示:(1)用可逆计数器和D/A实现电压预置和电压步进控制; (2)用线性电源实现可控电源; 发挥部分:输出电压可在0~9.9V范围任意预置。 参考元器件:74HC190,DAC0832,三极管S8050/8550,3DD15等。 4 DDS信号源的设计(A) 设计一个简单的DDS正弦波信号发生器,有频率增(UP)和频率减(DOWN)两个键,按UP时频率步进增加,按DOWN时频率频率步进减小。具体要求如下:(1)输出信号的频率范围为10Hz~1000Hz,步进为10Hz。 (2)要求输出信号无明显失真。

相关主题